PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000-101348

(43) Date of publication of application: 07.04.2000

(51) Int. C1. H03B 5/32

H01L 23/02

H01L 23/08

H03H 9/02


H03H 9/10

(21) Application number: 10-263680 (71) Applicant: TOYO COMMUN EQUIP CO

LTD

(22) Date of filing: 17.09.1998 (72) Inventor: TAMURA TOMOHIRO

(54) PACKAGE FOR ELECTRONIC COMPONENT



(57) Abstract:

PROBLEM TO BE SOLVED: To avoid defects, such as breakage of a ceramic board resulting from a difference between thermal expansion coefficients of both boards and improper operation of electronic components when the mounting of electronic components and circuit components in the package by connecting terminals provided to a bottom face of a ceramic board to a wiring pattern on a glass epoxy made printed circuit board in the package of a structure enclosing a space above the ceramic board

including a crystal vibrator or the like, in a state in which the electronic components such as the crystal vibrator and the circuit components are mounted on the ceramic board.

SOLUTION: A package for electronic components consists of a flat ceramic board 12 whose one side has a wiring pattern, electronic components 13, 14 mounted on the wiring pattern of the ceramic board 12, and a cap 15 that is made of an organic group board material and configured in a cave shape, and an opening of the cave cap 15 is enclosed by the ceramic board, so that the electronic components are placed in the opening of the cap 15. External terminals 16 for mount are formed to an outer bottom face of the cap 15 and the external terminals are connected electrically to the electronic components via the wiring pattern of the ceramic board and conductors provided to the cap.

LEGAL STATUS

[Date of request for examination]

13.09.2005

[Date of sending the examiner's $\,$

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against

examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The electronic parts carried at one side on the circuit pattern of a plate-like ceramic substrate with a circuit pattern, and this ceramic substrate, It changes. what is the cap made from an organic system substrate ingredient, and was constituted in the shape of a cavity -- since -- It is the package for electronic parts which stopped this opening by the ceramic substrate so that electronic parts might be located in opening of a cap of the shape of this cavity. The package for electronic parts characterized by having formed the external terminal for mounting in the outside base of this cap, and connecting electronic parts and this external terminal electrically through the conductor prepared in the circuit pattern and cap side of a ceramic substrate. [Claim 2] The electronic parts carried at one side on the circuit pattern of a plate-like ceramic substrate with a circuit pattern, and this ceramic substrate, It is the package for electronic parts which stopped opening by the ceramic substrate so that it might change and electronic parts might be located by while in opening of this annular envelopment wall, the annular envelopment wall made from an organic system substrate ingredient -- since -- The package for electronic parts characterized by having formed the external terminal for mounting on the end face of opening of another side of this envelopment wall, and connecting electronic parts and this external terminal electrically through the circuit pattern of a ceramic substrate, and the conductor by the side of an envelopment wall.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention is in the condition which carried a quartz resonator and passive circuit elements on the ceramic substrate, concerning amelioration of the package structure of surface mount mold electronic parts. In the package of the structure which surrounded between substrate absentminded [containing a quartz resonator etc.] in the case When it mounts by connecting the terminal prepared in the base of a ceramic substrate on the circuit pattern on the printed circuit board made from glass epoxy, it is related with the package for electronic parts which can solve the nonconformity that originate in the coefficient-of-thermal-expansion difference of both substrates, and a ceramic substrate is damaged.

[0002]

[Description of the Prior Art] The electronic-parts package for the surface mounts of structure which surrounded between substrate absentminded [containing these electronic parts] in the case, and was concealed where electronic parts are carried on a ceramic substrate is developed variously. Drawing 4 is the sectional view showing the configuration and mounting condition of a surface mount mold crystal oscillator as an example of such an electronic-parts package, and a crystal oscillator 1 has the metal lid 5 grade fixed on the ceramic substrate 2 so that the quartz resonator 3 carried in the plate-like ceramic substrate 2 which equipped the base with the terminal for mounting, and this ceramic substrate 2, passive circuit elements 4 and a quartz resonator 3, and passive circuit elements 4 might be covered while having a circuit pattern on a front face. This crystal oscillator 1 is mounted by connecting with a pewter etc. the circuit pattern on the printed circuit board 6 which constitutes the electric equipment of the device by which it is used, and the terminal for mounting at the bottom. If the reason using a ceramic substrate 2 is in a ceramic in a crystal oscillator, it is possible to prepare printing resistance in the front face, and it is because the cutback of components mark becomes easy. However, the ceramic substrate has the fault of being easy to be divided. Moreover, since the printed circuit board 6 by the side of a device has a large substrate area and it is called for that the endurance over stress is high as the construction material, the glass epoxy plate is used abundantly. However, since the coefficient of linear expansion by the thermal change differs, if a ceramic substrate and the printed circuit board made from glass epoxy make pewter connection of the

ceramic substrate on the printed circuit board made from glass epoxy, as shown in drawing 4, stress occurred in the ceramic substrate hard at the time of generating of a thermal change, and when the worst, the problem that Crack C occurs has produced them. Moreover, even if it is the case where breakage of a crack etc. does not occur, stress joins a quartz resonator through a carrier beam ceramic substrate in distortion resulting from a thermal change, and the nonconformity of changing the oscillation frequency of an oscillator is also generated. [0003]

[Problem(s) to be Solved by the Invention] The technical problem which this invention tends to solve is in the condition which carried electronic parts and passive circuit elements, such as a quartz resonator, on the ceramic substrate. In the package of the structure which surrounded between substrate absentminded [containing a quartz resonator etc.] in the case When it mounts by connecting the terminal prepared in the base of a ceramic substrate on the circuit pattern on the printed circuit board made from glass epoxy It is in originating in the coefficient-of-thermal-expansion difference of both substrates, and offering the package for electronic parts which can solve the nonconformity that a ceramic substrate is damaged or electronic parts start a malfunction.

[0004]

[Means for Solving the Problem] In order to solve the above-mentioned technical problem, invention of claim 1 The electronic parts carried at one side on the circuit pattern of a plate-like ceramic substrate with a circuit pattern, and this ceramic substrate, It changes, what is the cap made from an organic system substrate ingredient, and was constituted in the shape of a cavity -- since -- It is the package for electronic parts which stopped this opening by the ceramic substrate so that electronic parts might be located in opening of a cap of the shape of this cavity. The external terminal for mounting is formed in the outside base of this cap, and it is characterized by connecting electronic parts and this external terminal electrically through the conductor prepared in the circuit pattern and cap side of a ceramic substrate. A plate-like ceramic substrate with [in invention of claim 2] a circuit pattern to one side, The electronic parts carried on the circuit pattern of this ceramic substrate, and the annular envelopment wall made from an organic system substrate ingredient, It is the package for electronic parts which stopped opening by the ceramic substrate so that it might change and electronic parts might be located by while in opening of this annular envelopment wall. since -- The external terminal for mounting is formed on the end face of opening of another side of this envelopment wall, and it is characterized by connecting electronic parts and this external terminal electrically through the circuit pattern of a ceramic substrate, and the conductor by the side of an envelopment wall.

[0005]

[Embodiment of the Invention] Hereafter, the example of a gestalt which showed this invention to the drawing explains to a detail. what drawing 1 is the sectional view showing the configuration of the package for electronic parts of the example of 1 gestalt of this invention, and this package 11 is the quartz resonator 13 as electronic parts which are crystal oscillators and were carried on the circuit pattern of the plate-like ceramic substrate 12 with the circuit pattern which is not illustrated on the underside, and this ceramic substrate and passive circuit elements 14, and the cap 15 made from glass epoxy, and was constituted in the shape of a cavity -- since -- it changes. Furthermore, it has the configuration which stopped this opening 15a by the ceramic substrate 12 so that electronic parts 13 and 14 might be located in opening 15a of the cap 15 of the shape of this cavity. The external terminal 16 for mounting was formed in the outside base of cap 15, and electronic parts 13 and 14 and this external terminal 16 are electrically connected through the circuit pattern of a ceramic substrate 12, and the circuit pattern by the side of cap 15. the conductor for the cap 15 being constituted in the shape of a cavity by forming a cavity 17 in one side, carrying out printing formation of the pad 18a at the end face of the side-attachment-wall 15b, and connecting pad 18a and the external terminal 16 further -- 18b has penetrated in the thickness of side-attachment-wall 15b. the time of the circuit pattern which is connected with pad 18a by the side of cap 15 and which is not illustrated being arranged at the ceramic substrate 12 side, and stopping opening 15a of cap 15 by the ceramic substrate 12 -- pad 18a and a conductor -- the electrical installation between the circuit pattern by the side of a ceramic substrate (electronic parts 13 and 14) and the external terminal 16 is secured through 18b. What is necessary is just to connect pad 18a of cap 15 end face, and the circuit pattern on a ceramic substrate 12 using electroconductive glue or a pewter, when it fixes cap 15 on a ceramic substrate 12. What is necessary is just to use a pewter with the melting point higher than the cream pewter used in case reflow mounting of this package 11 is carried out on the printed circuit board 20 by the side of a device, for example, an elevatedtemperature pewter etc., in using a pewter.

[0006] What is necessary is just to perform reflow mounting, where the

external terminal 16 is laid in the circuit pattern 21 on the printed circuit board 20 by the side of a device in mounting the package 11 equipped with the above configuration on the printed circuit board 20 by the side of a device. Generally the printed circuit board 20 consists of cap 15 and the glass epoxy of this construction material. Since the printed circuit board 20 and the base part of cap 15 are expanded and contracted with the same expansion coefficient as shown in the schematic drawing of drawing 2 when a thermal change occurs, where the electronicparts package 11 equipped with the above configuration is mounted on the printed circuit board 20, there is no possibility that breakage of a crack etc. may occur in a cap 15 side. Moreover, since absorption relaxation of the stress generated when side-attachment-wall 15b intervened between the pars basilaris ossis occipitalis of cap 15 and the ceramic substrate 12 and the pars basilaris ossis occipitalis of a cap expanded in the direction of an arrow head is carried out when sideattachment-wall 15b bends like a graphic display, distortion generated in a ceramic substrate 12 becomes small, and it becomes, without breakage of a crack etc. occurring or the malfunction of electronic parts, such as a crystal oscillator by the thermal change, occurring. [0007] Next, drawing 3 is other examples of a gestalt of this invention, and the point that the electronic-parts package 11 of this example of a gestalt differs from the thing of drawing 1 is a point using an annular envelopment wall instead of a cavity-like cap. the envelopment wall 25 of the quartz resonator 13 and passive circuit elements 14 (electronic parts) which are crystal oscillators and were carried on the circuit pattern of the plate-like ceramic substrate 12 with the circuit pattern which is not illustrated on the underside, and this ceramic substrate, and the product made from glass epoxy with this annular package 11 -since -- it changes. Furthermore, it has the configuration which stopped this opening 25a by the ceramic substrate 12 so that electronic parts 13 and 14 might be located in one opening 25a of this annular envelopment wall 25. Moreover, the external terminal 16 for base mounting by the side of opening 25b of another side of the envelopment wall 25 was formed, and electronic parts 13 and 14 and this external terminal 16 are electrically connected through the circuit pattern of a ceramic substrate 12, and the circuit pattern by the side of an envelopment wall. [0008] The envelopment wall 25 is an annular wall made from glass epoxy, it carries out printing formation of the pad 26 at the upside end face, and it is carrying out penetration arrangement of the conductor 27 into the envelopment wall 25 so that a pad 26 and the external terminal 16 may be connected electrically. The circuit pattern is formed in the

substrate side where a pad 26 touches in case a ceramic substrate 12 is contacted in the envelopment wall 25. What is necessary is just to connect the pad 26 of envelopment wall 25 end face, and the circuit pattern on a ceramic substrate 12 using electroconductive glue or a pewter, when it fixes the envelopment wall 25 on a ceramic substrate 12. What is necessary is just to use a pewter with the melting point higher than the cream pewter used in case reflow mounting of this package 11 is carried out on the printed circuit board 20 by the side of a device, for example, an elevated-temperature pewter etc., in using a pewter. What is necessary is just to perform reflow mounting, where the external terminal 16 is laid in the circuit pattern 21 on the printed circuit board 20 by the side of a device in mounting the package 11 equipped with the above configuration on the printed circuit board 20 by the side of a device. The printed circuit board 20 consists of the glass epoxy of the envelopment wall 25 and this construction material. In the condition of having mounted on the printed circuit board 20, the electronic-parts package 11 equipped with the above configuration While there is no possibility that breakage of a crack etc. may occur in the envelopment wall 25 side since it expands and contracts with the expansion coefficient with same printed circuit board 20 and envelopment wall 25 when a thermal change occurs Since absorption relaxation of the great portion of stress from the printed circuit board 20 is carried out by deformation of the envelopment wall 25, distortion generated in a ceramic substrate 12 becomes small, and it becomes, without breakage of a crack etc. occurring or the malfunction of electronic parts, such as a crystal oscillator by the thermal change, occurring. In addition, this invention is applicable to the general electronic-parts package for the surface mounts of the structure which surrounds electronic parts in a case etc. not only a crystal oscillator but where electronic parts are mounted on a ceramic substrate. In addition, as an ingredient which constitutes a cap, the thing using other organic system resin, such as not only glass epoxy but glass polyimide, may be fabricated to the shape of a cavity, and annular.

[0009]

[Effect of the Invention] According to this invention, electronic parts and passive circuit elements, such as a quartz resonator, in the condition of having carried on the ceramic substrate, as mentioned above In the package of the structure which surrounded between substrate absentminded [containing a quartz resonator etc.] in the case When it mounts by connecting the external terminal prepared in the base of a ceramic substrate on the circuit pattern on the printed circuit board

made from glass epoxy The nonconformity that originate in the coefficient-of-thermal-expansion difference of both substrates, and a ceramic substrate is damaged or electronic parts start a malfunction is solvable. Namely, while using the cap made from glass epoxy instead of the metal casing currently used in the conventional electronic-parts package in invention of claim 1 Since it was made to mount an electronic-parts package in the device side printed circuit board made from glass epoxy through the external terminal for mounting prepared in the outsole side of this cap Since it is lost that mechanical distortion which originates in a thermal change and is added from the device side printed circuit board joins a direct ceramic substrate and absorption relaxation of the distortion is carried out by deformation of a cap It is lost that big stress is added to a ceramic substrate, and nonconformities, such as breakage of a ceramic substrate and a malfunction of electronic parts, are lost. Moreover, using the annular envelopment wall made from glass epoxy, this envelopment wall is joined on a ceramic substrate, and it was made to mount instead of the cap of claim 1 on the device side printed circuit board made from glass epoxy in invention according to claim 2 using the external terminal prepared in the end face of an envelopment wall. For this reason, it is lost that direct continuation of the ceramic substrate and the printed circuit board made from glass epoxy which are easy to damage by hard is carried out, and since absorption relaxation is carried out with the envelopment wall made from glass epoxy which intervenes among both, nonconformities of the stress by expansion contraction of the printed circuit board, such as breakage of a ceramic substrate and a malfunction of electronic parts, are lost.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

[Brief Description of the Drawings]

[Drawing 1] The configuration explanatory view of the package of the electronic parts of the example of 1 gestalt of this invention.

[Drawing 2] Schematic drawing showing a condition when the stress resulting from a thermal change is added in the package of mounted drawing 1.

[Drawing 3] The configuration explanatory view of the package of the electronic parts of other examples of a gestalt of this invention. [Drawing 4] The configuration of the conventional example, and drawing for explaining a fault.

[Description of Notations]

11 A package, 12 A ceramic substrate, 13 A quartz resonator, 14 Passive circuit elements, 15 A cap, 15a Opening, 15b A side attachment wall, 16 An external terminal, 17 A cavity, 18a Pad, 18a A conductor, 20 The printed circuit board, 21 A circuit pattern, 25 An envelopment wall, 26 A pad, 27 Conductor.

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]




[Drawing 2]



[Drawing 3]



[Drawing 4]



[Translation done.]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-101348 (P2000-101348A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7		識別記号		FΙ				テーマコード(<i>参考)</i>
H 0 3 B	5/32			H031	3 5/32		Н	5 J O 7 9
H01L	23/02			H01I	23/02		J	5 J 1 0 8
	23/08				23/08		Z	
Н03Н	9/02			H031	I 9/02		Λ	
							K	
			審査請求	未請求 請	背求項の数 2	OL	(全 4 頁)	最終頁に続く

(21) 出顧番号 特願平10-263680

(22) 出願日 平成10年9月17日(1998.9.17)

(71)出願人 000003104

東洋通信機株式会社

神奈川県高座郡寒川町小谷2丁目1番1号

(72)発明者 田村 智博

神奈川県高座郡寒川町小谷二丁目1番1号

東洋通信機株式会社内

(74)代理人 100085660

弁理士 鈴木 均

Fターム(参考) 5J079 AA04 BA43 HA09 HA16 HA25

HA27 HA28 HA29

5J108 BB02 EE03 GG03 HH03 KK04


MMO1

(54) 【発明の名称】 電子部品用パッケージ

(57)【要約】

【課題】 水晶振動子等の電子部品と回路部品をセラミック基板上に搭載した状態で、水晶振動子等を含む基板上の空間をケースにより包囲した構造のパッケージにおいて、セラミック基板の底面に設けた端子を、ガラスエポキシ製プリント基板上の配線パターン上に接続することによって実装を行った際に、両基板の熱膨張係数差に起因してセラミック基板が破損したり、電子部品が動作不良を起こすという不具合を解決する。

【解決手段】 片面に配線パターンを有した平板状のセラミック基板12と、該セラミック基板の配線パターン上に搭載した電子部品13、14と、有機系基板材料製のキャップ15であって凹陥状に構成したものと、から成り、該凹陥状のキャップの開口内に電子部品が位置するように該開口をセラミック基板によって閉止した電子部品用パッケージであって、該キャップの外側底面に実装用の外部端子16を形成し、セラミック基板の配線パターンとキャップ側に設けた導体を介して電子部品と該外部端子とを電気的に接続した。



【特許請求の範囲】

【請求項1】 片面に配線パターンを有した平板状のセラミック基板と、該セラミック基板の配線パターン上に搭載した電子部品と、有機系基板材料製のキャップであって凹陥状に構成したものと、から成り、該凹陥状のキャップの開口内に電子部品が位置するように該開口をセラミック基板によって閉止した電子部品用パッケージであって、

該キャップの外側底面に実装用の外部端子を形成し、セラミック基板の配線パターンとキャップ側に設けた導体を介して電子部品と該外部端子とを電気的に接続したことを特徴とする電子部品用パッケージ。

【請求項2】 片面に配線パターンを有した平板状のセラミック基板と、該セラミック基板の配線パターン上に搭載した電子部品と、有機系基板材料製の環状包囲壁と、から成り、該環状包囲壁の開口内に電子部品が位置するように一方の開口をセラミック基板によって閉止した電子部品用パッケージであって、

該包囲壁の他方の開口の端面上に実装用の外部端子を形成し、セラミック基板の配線パターンと包囲壁側の導体を介して電子部品と該外部端子とを電気的に接続したことを特徴とする電子部品用パッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は表面実装型電子部品のパッケージ構造の改良に関し、例えば水晶振動子と回路部品をセラミック基板上に搭載した状態で、水晶振動子等を含む基板上の空間をケースにより包囲した構造のパッケージにおいて、セラミック基板の底面に設けた端子を、ガラスエポキシ製プリント基板上の配線パターン上に接続することによって実装を行った際に、両基板の熱膨張係数差に起因してセラミック基板が破損するという不具合を解決することができる電子部品用パッケージに関する。

[0002]

【従来の技術】セラミック基板上に電子部品類を搭載した状態で、該電子部品類を含む基板上の空間をケースによって包囲、隠蔽した構造の表面実装用の電子部品パッケージが種々開発されている。図4はこのような電子部品パッケージの一例としての表面実装型水晶発振器の構成及び実装状態を示す断面図であり、水晶発振器1は、表面に配線パターンを有すると共に底面に実装用の端子を備えた平板状のセラミック基板2と、該セラミック基板2に搭載した水晶振動子3及び回路部品4と、水晶振動子3及び回路部品4を覆うようにセラミック基板2上に固定された金属蓋5等を有する。この水晶発振器1は、それが使用される機器の電装部を構成するプリント基板6上の配線パターンと底面の実装用端子とを、ハンダ等により接続することによって実装される。水晶発振器においてセラミック基板2を用いる理由は、セラミッ

クにあってはその表面に印刷抵抗を設けることが可能で あり、部品点数の削減が容易となるからである。しか し、セラミック基板は、割れ易いという欠点を有してい る。また、機器側のプリント基板6は基板面積が広い 為、その材質としては応力に対する耐久性が高いことが 求められることから、ガラスエポキシ板が多用されてい る。しかし、セラミック基板とガラスエポキシ製プリン ト基板は、熱変化による線膨張係数が異なる為、ガラス エポキシ製プリント基板上にセラミック基板をハンダ接 続すると、図4中に示すように熱変化の発生時に硬質な セラミック基板に応力が発生し、最悪の場合にはクラッ クCが発生するという問題が生じている。また、クラッ ク等の破損が発生しない場合であっても、熱変化に起因 した歪みを受けたセラミック基板を介して水晶振動子に ストレスが加わり、発振器の発振周波数が変動するとい う不具合も発生する。

[0003]

【発明が解決しようとする課題】本発明が解決しようとする課題は、水晶振動子等の電子部品と回路部品をセラミック基板上に搭載した状態で、水晶振動子等を含む基板上の空間をケースにより包囲した構造のパッケージにおいて、セラミック基板の底面に設けた端子を、ガラスエポキシ製プリント基板上の配線パターン上に接続することによって実装を行った際に、両基板の熱膨張係数差に起因してセラミック基板が破損したり、電子部品が動作不良を起こすという不具合を解決することができる電子部品用パッケージを提供することにある。

[0004]

【課題を解決するための手段】上記課題を解決するた め、請求項1の発明は、片面に配線パターンを有した平 板状のセラミック基板と、該セラミック基板の配線パタ ーン上に搭載した電子部品と、有機系基板材料製のキャ ップであって凹陥状に構成したものと、から成り、該凹 陥状のキャップの開口内に電子部品が位置するように該 開口をセラミック基板によって閉止した電子部品用パッ ケージであって、該キャップの外側底面に実装用の外部 端子を形成し、セラミック基板の配線パターンとキャッ プ側に設けた導体を介して電子部品と該外部端子とを電 気的に接続したことを特徴とする。請求項2の発明は、 片面に配線パターンを有した平板状のセラミック基板 と、該セラミック基板の配線パターン上に搭載した電子 部品と、有機系基板材料製の環状包囲壁と、から成り、 該環状包囲壁の開口内に電子部品が位置するように一方 の開口をセラミック基板によって閉止した電子部品用パ ッケージであって、該包囲壁の他方の開口の端面上に実 装用の外部端子を形成し、セラミック基板の配線パター ンと包囲壁側の導体を介して電子部品と該外部端子とを 電気的に接続したことを特徴とする。

【0005】

【発明の実施の形態】以下、本発明を図面に示した形態

例により詳細に説明する。図1は本発明の一形態例の電 子部品用パッケージの構成を示す断面図であり、このパ ッケージ11は例えば水晶発振器であり、下面に図示し ない配線パターンを有した平板状のセラミック基板12 と、該セラミック基板の配線パターン上に搭載した電子 部品としての水晶振動子13及び回路部品14と、ガラ スエポキシ製のキャップ15であって凹陥状に構成した ものと、から成る。更に、該凹陥状のキャップ15の開 口15a内に電子部品13、14が位置するように該開 口15aをセラミック基板12によって閉止した構成を 有する。キャップ15の外側底面に実装用の外部端子1 6を形成し、セラミック基板12の配線パターンとキャ ップ15側の配線パターンを介して電子部品13、14 と該外部端子16とを電気的に接続している。キャップ 15は、片面に凹陥部17を形成することによって凹陥 状に構成されており、その側壁15bの端面にはパッド 18 a を印刷形成し、更にパッド18 a と外部端子16 とを接続する為の導体18bが側壁15bの肉厚内に貫 通している。セラミック基板12側にはキャップ15側 のパッド18aと接続される図示しない配線パターンが 配置されており、キャップ15の開口15aをセラミッ ク基板12によって閉止したときにパッド18a及び導 体18bを介して、セラミック基板側の配線パターン (電子部品13、14)と外部端子16との間の電気的 接続が確保される。キャップ15をセラミック基板12 上に固定する場合は、キャップ15端面のパッド18a とセラミック基板12上の配線パターンとを導電性接着 剤、或はハンダを用いて接続すればよい。ハンダを用い る場合には、機器側のプリント板20上に本パッケージ 11をリフロー実装する際に使用するクリームハンダよ りも融点の高いハンダ、例えば高温ハンダ等を用いれば 良い。

【0006】以上の構成を備えたパッケージ11を、機 器側のプリント板20上に実装する場合には、外部端子 16を機器側のプリント板20上の配線パターン21に 載置した状態でリフロー実装を行えば良い。プリント板 20は、一般にキャップ15と同材質のガラスエポキシ から成る。以上の構成を備えた電子部品パッケージ11 をプリント板20上に実装した状態で、熱変化が発生し た場合、図2の略図に示すようにプリント板20とキャ ップ15の底面部分は同じ膨張率で伸縮するため、キャ ップ15側にクラック等の破損が発生する虞れはない。 また、キャップ15の底部とセラミック基板12との間 には側壁15bが介在しており、キャップの底部が矢印 方向に膨張したことにより発生する応力は側壁15bが 図示のように撓むことによって吸収緩和されるので、セ ラミック基板12に発生する歪みが小さくなり、クラッ ク等の破損が発生したり、熱変化による水晶発振器等の 電子部品の動作不良が発生することもなくなる。

【0007】次に、図3は本発明の他の形態例であり、

この形態例の電子部品パッケージ11が図1のものと異なる点は、凹陥状のキャップの代わりに、環状の包囲壁を用いた点である。このパッケージ11は例えば水晶発振器であり、下面に図示しない配線パターンを有した平板状のセラミック基板12と、該セラミック基板の配線パターン上に搭載した水晶振動子13及び回路部品14(電子部品)と、ガラスエポキシ製の環状の包囲壁25と、から成る。更に、該環状の包囲壁25の一方の開25a内に電子部品13、14が位置するように該開口25aをセラミック基板12によって閉止した構成を有する。また、包囲壁25の他方の開口25b側の底面実装用の外部端子16を形成し、セラミック基板12の配線パターンと包囲壁側の配線パターンを介して電子部品13、14と該外部端子16とを電気的に接続している。

【0008】包囲壁25はガラスエポキシ製の環状壁で あり、その上側端面にはパッド26を印刷形成し、パッ ド26と外部端子16とを電気的に接続するように包囲 壁25内に導体27を貫通配置している。包囲壁25を セラミック基板12に当接する際に、パッド26が接す る基板面には配線パターンが形成されている。包囲壁2 5をセラミック基板12上に固定する場合は、包囲壁2 5端面のパッド26とセラミック基板12上の配線パタ ーンとを導電性接着剤、或はハンダを用いて接続すれば よい。ハンダを用いる場合には、機器側のプリント板2 0上に本パッケージ11をリフロー実装する際に使用す るクリームハンダよりも融点の高いハンダ、例えば高温 ハンダ等を用いれば良い。以上の構成を備えたパッケー ジ11を、機器側のプリント板20上に実装する場合に は、外部端子16を機器側のプリント板20上の配線パ ターン21に載置した状態でリフロー実装を行えば良 い。プリント板20は、包囲壁25と同材質のガラスエ ポキシから成る。以上の構成を備えた電子部品パッケー ジ11をプリント板20上に実装した状態で、熱変化が 発生した場合、プリント板20と包囲壁25とは同じ膨 張率で伸縮するため、包囲壁25側にクラック等の破損 が発生する虞れがない一方で、プリント板20からの応 力の大半は包囲壁25の変形によって吸収緩和されるの で、セラミック基板12に発生する歪みが小さくなり、 クラック等の破損が発生したり、熱変化による水晶発振 器等の電子部品の動作不良が発生することもなくなる。 なお、本発明は水晶発振器に限らず、セラミック基板上 に電子部品を実装した状態でケース等によって電子部品 を包囲する構造の表面実装用の電子部品パッケージ一般 に適用することができる。なお、キャップを構成する材 料としては、ガラスエポキシのみならず、ガラスポリイ ミド等の他の有機系樹脂を用いたものを凹陥状もしくは 環状に成形したものであってもよい。

[0009]

【発明の効果】以上のように本発明によれば、水晶振動

子等の電子部品と回路部品をセラミック基板上に搭載し た状態で、水晶振動子等を含む基板上の空間をケースに より包囲した構造のパッケージにおいて、セラミック基 板の底面に設けた外部端子を、ガラスエポキシ製プリン ト基板上の配線パターン上に接続することによって実装 を行った際に、両基板の熱膨張係数差に起因してセラミ ック基板が破損したり、電子部品が動作不良を起こすと いう不具合を解決することができる。即ち、請求項1の 発明では、従来の電子部品パッケージにおいて使用され ていた金属ケースの代わりにガラスエポキシ製のキャッ プを用いるとともに、該キャップの外底面に設けた実装 用の外部端子を介してガラスエポキシ製の機器側プリン ト板に電子部品パッケージを実装するようにしたので、 熱変化に起因して機器側プリント板から加わる機械的歪 みが直接セラミック基板に加わることがなくなり、キャ ップの変形によって歪みが吸収緩和されるので、セラミ ック基板に対して大きな応力が加わることがなくなり、 セラミック基板の破損や、電子部品の動作不良といった 不具合がなくなる。また、請求項2に記載の発明では、 請求項1のキャップの代わりにガラスエポキシ製の環状 包囲壁を用い、該包囲壁をセラミック基板上に接合し、 包囲壁の端面に設けた外部端子を利用してガラスエポキ

シ製の機器側プリント板上に実装するようにした。このため、硬質で破損し易いセラミック基板とガラスエポキシ製プリント板とが直接接続されることがなくなり、プリント板の膨張収縮による応力は両者の間に介在するガラスエポキシ製包囲壁によって吸収緩和されるので、セラミック基板の破損や、電子部品の動作不良といった不具合がなくなる。

【図面の簡単な説明】

【図1】本発明の一形態例の電子部品のパッケージの構成説明図。

【図2】実装した図1のパッケージに熱変化に起因した 応力が加わった場合の状態を示す略図。

【図3】本発明の他の形態例の電子部品のパッケージの構成説明図。

【図4】従来例の構成と、欠点を説明する為の図。 【符号の説明】

11 パッケージ、12 セラミック基板、13 水晶振動子、14 回路部品、15 キャップ、15a 開口、15b 側壁、16 外部端子、17 凹陥部、18a パッド、18a 導体,20 プリント板,21 配線パターン,25 包囲壁、26 パッド、27 導体。

(参考)

フロントページの続き

(51) Int. Cl. 7 識別記号 F I H O 3 H 9/10 HO 3 H 9/10

JP-A-2003-124435

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is high frequency semiconductor equipment characterized by the compound resin ingredient layer which becomes the lower part of a ceramic substrate from an epoxy resin and inorganic packing being formed, and the lower part of the compound resin ingredient layer having a flat configuration, and the electrode for external connection being formed, and coming to be buried in the interior of said compound resin ingredient layer in the semiconductor device connected to the ceramic substrate, or a passive component.

[Claim 2] High frequency semiconductor equipment according to claim 1 characterized by a flip chip coming to carry out substrate mounting of the semiconductor device.

[Claim 3] It is high frequency semiconductor equipment according to claim 2 characterized by connecting to a compound resin ingredient layer the interlayer connection structure where the high temperature conduction resin ingredient was embedded, and the front face of a semiconductor device, and connecting said interlayer connection structure to the electrode for external connection which is a grand electrode and is an electrode for heat dissipation further.

[Claim 4] High frequency semiconductor equipment characterized by for there being the 1st ceramic substrate which has a circuit pattern, and the 2nd ceramic substrate which has a semiconductor device, and for a resin layer being among both sides, having embedded the semiconductor device to the interior of the layer, and connecting electrically according to the interlayer connection structure where the conductive resin ingredient was embedded for the circuit pattern of the 1st substrate, and the circuit pattern of the 2nd substrate.

[Claim 5] High frequency semiconductor equipment according to alaim 4.

[Claim 5] High frequency semiconductor equipment according to claim 4 characterized by substrate mounting of the semiconductor device laid in

the 2nd ceramic substrate being carried out by the flip chip. [Claim 6] High frequency semiconductor equipment according to claim 5 with which a part of semiconductor device laid in the 2nd ceramic substrate is characterized by carrying out connection with a metal wire. [Claim 7] High frequency semiconductor equipment according to claim 6 characterized by coming to close the perimeter of a semiconductor device by which connection was carried out with the metal wire of the 2nd ceramic substrate installation with a liquefied epoxy resin. [Claim 8] It is high frequency semiconductor equipment characterized by for the lower part of the compound resin ingredient layer to have a flat configuration, and to bury it, to carry [to form the compound resin ingredient layer which consists of an epoxy resin and inorganic packing in the crevice of the ceramic substrate which has a crevice in the lower part, the semiconductor device and the passive component which were connected to the ceramic substrate in the interior of said compound resin ingredient layer, and to have an electrode for external connection into parts other than said crevice.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the structure of a RF semiconductor device where a high frequency semiconductor component, a control integrated circuit device, and its circumference circuit were laid, especially relates to the structure of a package. [0002]

[Description of the Prior Art] The requests of the modularization of the all-in-one structure with which the receiving system and the

transmitting system were united are mounting in the form of RF module in the high frequency semiconductor device mainly used for mobile communication equipment, such as a cellular phone. The miniaturization is called for from that of the package of an in [the semiconductor device mounted and chip mark increasing further] by incorporating the system by which a high frequency semiconductor component, a control integrated circuit device, and its circumference circuit were laid, and the receiving system and the transmitting system were united. [0003] The example of conventional high frequency semiconductor equipment is explained using drawing 10. drawing 10 -- setting -- 1 -for chips, such as a chip resistor, a chip capacitor, and a chip inductor, and 4, as for a metal wire and 6, a lower electrode and 5 are [semiconductor devices, such as a transistor, and 2 / a ceramic multilayer substrate and 3 / potting resin and 7] metal caps. On the ceramic multilayer substrate 2 front face, the land for component mounting and electrode circuit pattern for carrying a semiconductor device and a chip are formed by etching of a screen printing metallurgy group thin film etc. Dice bond of the semiconductor chip 1 is carried out to the component-mounting land on the ceramic multilayer substrate 2, the electrode circuit pattern formed on the ceramic multilayer substrate 2 front face is connected with the metal wire 5, and the semiconductor chip 1 and the metal wire 5 are protected by potting resin 6. Furthermore, the chip 3 is also mounted in the position with solder. The metal cap 7 used as a package is attached in the ceramic multilayer substrate 2. Furthermore, although the surface electrode circuit pattern of the ceramic multilayer substrate 2 is not illustrated, it has flowed electrically with the lower electrode 4 by the through hole which penetrates a ceramic multilayer substrate. [0004]

[Problem(s) to be Solved by the Invention] However, in the conventional high frequency semiconductor device, while the components mark mounted increased, it could not respond to a miniaturization from that of a package, but the high frequency semiconductor equipment of new structure was required of the structure of laying a semiconductor device and a chip on a ceramic multilayer substrate.

[0005] Moreover, since the semiconductor chip which are heater elements, such as power amplification, is carried on the ceramic multilayer substrate, the heat generated from the semiconductor chip is transmitted to the lower part through all ceramic multilayer substrates, and has structure which radiates heat from a lower electrode. For this reason, the thermal resistance of a ceramic multilayer substrate was high, and

the semiconductor chip which consumes large power had the trouble of being in an elevated-temperature condition, without radiating heat enough.

[0006] This invention is what solves the above technical problems. Semiconductor devices, such as power amplification and a switch, By building in an all-in-one in the substrate which had the system of the receiving system containing passive components, such as active parts, such as a semiconductor device for control, resistance, a capacitor, an inductor, and a filter, and a transmitting system laminated It aims at offering the characteristic high frequency semiconductor equipment of a microminiaturization and a raise in heat dissipation to improvement in electrical characteristics, such as an impedance fall [by wire-length reduction], reduction [of stray capacity], and noise-proof disposition top.

[0007]

[Means for Solving the Problem] The layer which consists of a compound resin ingredient which becomes the lower part of a ceramic substrate from an epoxy resin and inorganic packing is formed, and high frequency semiconductor equipment according to claim 1 is characterized by having a flat configuration, and the electrode for external connection being formed, and the lower part of the layer coming to be buried in the interior of the layer in the semiconductor device connected to the ceramic substrate, or a passive component. Thereby, since a semiconductor device and a passive component are mounted in the ceramic substrate lower part, a substrate inferior surface of tongue can be utilized as mounting area, and packaging density can be improved. Moreover, by embedding said component by compound resin, dependability, such as a mechanical property-proof and moisture resistance, can be improved. Furthermore, by embedding the compound resin which has an electrode for external connection in an inferior surface of tongue so that an electrode surface may become flat, conveyance of a product and handling become easy and mounting nature's in a user improve. [0008] A high frequency semiconductor device according to claim 2 is characterized by a flip chip coming to carry out substrate mounting of the semiconductor device. Since a semiconductor device is connected to a substrate by the flip chip by the bump, the impedance fall, the stray capacity reduction, and the reduction in the back of improvement in packaging density and a package by flip chip mounting by wire-length reduction are realizable. Since a semi-conductor is furthermore mounted in the inferior surface of tongue of a ceramic substrate, component mounting becomes possible also on the substrate top face, and it becomes possible to raise the packaging density as the whole product more. [0009] It is characterized by connecting high frequency semiconductor equipment according to claim 3 to the front face of the semiconductor device by which flip chip bonding was carried out according to the interlayer connection structure where the high temperature conduction resin ingredient was embedded and formed in the compound resin ingredient layer, and connecting said interlayer connection structure to the electrode for external connection which is a grand electrode and is an electrode for heat dissipation further. According to the structure where one - two or more interlayer connection structures were established, and it filled up with the high temperature conduction resin ingredient by this between the semiconductor device front face which are heater elements, such as power amplification, and the electrode for external connection, heat dissipation from a semi-conductor by which flip chip bonding was carried out can be performed enough, and ground potential can be taken certainly.

[0010] High frequency semiconductor equipment according to claim 4 has the 1st ceramic substrate which has a circuit pattern, and the 2nd ceramic substrate which has a semiconductor device, a resin layer is among both sides, a semiconductor device is embedded to the interior of the layer, and the circuit pattern of the 1st ceramic substrate and the circuit pattern of the 2nd ceramic substrate are characterized by the structure electrically connected according to the interlayer connection structure which the conductive resin ingredient was embedded and was formed. According to the electrical characteristics and the thermal property that the 1st ceramic substrate and 2nd ceramic substrate are required, and a mechanical property, it can use properly by this, the laminating of the substrate can be carried out through compound resin, and a small substrate package can be offered. Since a compound resin layer intervenes between substrates even when the coefficient of linear expansion of the 1st substrate and the 2nd substrate differs, a package with the high dependability which absorbs the difference can be offered. Moreover, since a semiconductor device and a passive component are mounted between the 1st substrate and the 2nd substrate, component mounting can be possible also for the 1st substrate top face, and the packaging density as the whole product can be improved. Furthermore, dependability, such as a mechanical property-proof and moisture resistance, can be improved by embedding said component by compound resin.

[0011] High frequency semiconductor equipment according to claim 5 is characterized by the semiconductor device laid in the 2nd ceramic

substrate being connected by the flip chip in the semiconductor device of claim 4. Thereby, since the semiconductor device is mounted in the 2nd substrate with a flip, thickness of the resin layer between the 1st substrate and the 2nd substrate can be made thin. Moreover, improvement in the packaging density by the fall of the impedance of the semiconductor device mounted in the 2nd substrate, stray capacity reduction, and flip chip mounting is realizable. Since a semiconductor device is furthermore mounted between the 1st ceramic substrate and the 2nd ceramic substrate, component mounting becomes possible also on the 1st substrate top face, and the packaging density as the whole product can be raised more.

[0012] It is characterized by carrying out connection of a part of semiconductor device by which high frequency semiconductor equipment according to claim 6 was laid in the 2nd ceramic substrate in the semiconductor device of claim 5 with a metal wire. According to this, among the semiconductor devices of the 2nd substrate, when heat dissipation fixes a required component with high temperature conduction adhesives and connects with a substrate with a metal wire, heat can be directly radiated from a component to the 2nd ceramic substrate. When generation of heat of a component is large, it becomes an effective gestalt especially.

[0013] It is characterized by high frequency semiconductor equipment according to claim 7 coming to close the perimeter of a semiconductor device by which connection was carried out with the metal wire of the 2nd ceramic substrate installation with a liquefied epoxy resin in a semiconductor device according to claim 6. Since the perimeter of a semiconductor device by which connection was carried out with the metal wire on the 2nd ceramic substrate is closed with the epoxy resin according to this, in case the 1st ceramic substrate and 2nd ceramic substrate are pasted up with a compound resin ingredient, the stress concerning a semiconductor device and a metal wire can be eased, defects, such as a failure by the metal wire and an open circuit, die, and the assembly yield can be improved. Furthermore, the epoxy resin which closed said semiconductor device can be used as a spacer of the 1st ceramic substrate and the 2nd ceramic substrate, and it can use for adjustment of the gap between substrates in that case.

[0014] The compound resin ingredient layer which consists of an epoxy resin and inorganic packing is formed in the crevice of the ceramic substrate which has a crevice in the lower part, the lower part of the compound resin ingredient layer has a flat configuration, it is buried, the semiconductor device and passive component which were connected to

the ceramic substrate are carried in the interior of said compound resin ingredient layer, and high frequency semiconductor equipment according to claim 8 has an electrode for external connection into parts other than said crevice. For this reason, restoration of the compound resin ingredient layer formed in a crevice becomes easy.

[0015]

[Embodiment of the Invention] Below, the gestalt of operation of the high frequency semiconductor equipment in this invention is explained, referring to a drawing.

[0016] (Gestalt of the 1st operation) Drawing 1 is the sectional view of the high frequency semiconductor equipment in the gestalt of operation of the 1st of this invention. Moreover, drawing 2 is the perspective view similarly seen from the rear face of the high frequency semiconductor equipment in the gestalt of operation of the 1st of this invention.

[0017] The gallium arsenide power semiconductor device whose la is power amplification in drawing 1, The gallium arsenide semiconductor device and 1c whose 1b is a switching device The silicon semiconductor device for circuit control, The ceramic multilayer substrate which is not contracted [by which 2 built the printing resistance 8 by which printing formation was carried out with the paste ingredient containing a metal, and the printing capacitor 9 in the inner layer, and lowtemperature baking formation was carried out], Chips, such as a chip capacitor for 3 to tune a high frequency circuit constant finely, The compound resin ingredient layer which a metal wire and 10 become from inorganic bulking agents, such as an epoxy resin and a silica, in 5, The electrode for external connection with which 4 was formed in the lower front face of a compound resin ingredient layer, two or more beer halls where 11 was formed in the compound resin ingredient layer, and 12 are conductive resin embedded in two or more beer halls. The land for component mounting and electrode circuit pattern for carrying a semiconductor device chip and a chip are formed in the inferior surface of tongue of the ceramic multilayer substrate 2 which contained the printing resistance 8 and the printing capacitor 9 in the inner layer by etching of a screen printing metallurgy group thin film etc. Dice bond of gallium arsenide power semiconductor device la which is power amplification, gallium arsenide semiconductor device 1b which is a switching device, and the silicon semiconductor device 1c for circuit control is carried out to the component-mounting land of ceramic multilayer substrate 2 inferior surface of tongue with a pewter etc., and they are connected with the electrode circuit pattern formed on the

ceramic multilayer substrate 2 inferior-surface-of-tongue front face with the metal wire 5. Furthermore, although not illustrated, fixing connection of two or more passive components, such as a chip resistor, a chip capacitor, and a chip inductor, is made with the pewter etc. on the circuit pattern formed in the inferior surface of tongue of the ceramic multilayer substrate 2. the chip size of a semiconductor device -- power amplification: -- 1.6mmx0.6mm, the thickness of 100 micrometers, switch: 0.8mmx0.6mm, the thickness of 150 micrometers, and the object for control -- it is 300 micrometers in component: 1.0mmx0.7mm and thickness. Semiconductor devices 1a, 1b, and 1c and a passive component are embedded by the compound resin ingredient layer 10 which consists of inorganic bulking agents with which the electrode 4 for external connection was formed in the lower front face, such as an epoxy resin and a silica. As shown in drawing 2, the compound resin ingredient layer 10 is a configuration with the flat lower part, and the electrode surface is flat. Two or more interlayer connection structure beer halls 11 where conductive resin 12 was embedded in the pan compound resin ingredient layer 10 are formed, and the interlayer connection structure beer hall 11 is agreed and formed in the part of the electrode 4 for external connection of said compound resin ingredient layer. The interlayer connection structure beer hall 11 plays the role with which even an electrode pulls out the circuit pattern formed in the inferior surface of tongue of the ceramic multilayer substrate 2, and the role which radiates heat through a ceramic multilayer substrate in generation of heat from a semiconductor device. The diameter of a beer hall is 200micrometerphi, and the interior is filled up with the paste of a copper system as conductive resin 12. Furthermore an electrode circuit pattern is formed also in the top face of the ceramic multilayer substrate 2, and fixing connection of two or more chips 3, such as a chip resistor, a chip capacitor, and a chip inductor, is made with the pewter etc. on the electrode pattern on top. The constant of a high frequency circuit is decided with the printing resistance 8 and the printing capacitor 9 which were formed between the layers of the ceramic multilayer substrate 2, and the passive component with which the compound resin ingredient layer 10 was buried and loaded, and the high frequency circuit constant for every high frequency semiconductor equipment is finely tuned with the chip 3 connected to the top face of the ceramic multilayer substrate 2. Moreover, although the top-face electrode pattern, printing resistance / printing capacitor formed between layers and the electrode pattern between layers, and the electrode pattern at the bottom are not illustrated by the ceramic

multilayer substrate 2, in it, they have flowed electrically by the through hole which penetrates a ceramic multilayer substrate. [0018] The thickness of the compound resin ingredient layer 10 is decided with the height of the semiconductor device mounted and a passive component, and, in the case of a semiconductor device, in the case of thickness with a wire-loop height of +300 micrometers and a passive component, let resin thickness with a components height of +300 micrometers be a standard. The electrode for external connection which consists of a conductor is formed in the compound resin ingredient layer rear face, and since the rear face is flat, conveyance in a process, handling, and mounting by the user are easy. Moreover, although the silica is used for the inorganic bulking agent as a compound resin ingredient layer 10 with the gestalt 1 of operation, it is also possible to replace a bulking agent with an alumina and to use ** possible choosing a packing material according to a required property, when high heat dissipation nature is required. Heat dissipation will be possible enough by this.

[0019] (Gestalt of the 2nd operation) The gestalt of operation of the 2nd of the high frequency semiconductor equipment of this invention is explained below with reference to the sectional view of the high frequency semiconductor equipment shown in drawing 3.

[0020] Flip chip bonding of the different point from the gestalt of the 1st operation shown in drawing 1 in drawing 3 is done by the bump 13 who used gallium arsenide power semiconductor device la, gallium arsenide semiconductor device 1b of a switching device, and silicon semiconductor device 1c for circuit control as a metal core and the heart on the circuit pattern of the inferior surface of tongue of the ceramic multilayer substrate 2. The SBB (stud ball bonding) approach which used the gold streak is used for the bump 13, and the clearance between semiconductor devices 1a, 1b, and 1c and the ceramic multilayer substrate 2 is about 40 micrometers. In addition, as an approach of following a bump, it plates around by using copper core material as the heart, and although there are the approach of pasting up with conductive resin, ACF (anisotropy conductivity film), a pewter ingredient, etc., the effectiveness that all are the same is acquired. As compared with the case where fix a semiconductor device to a substrate and it connects with a metal wire, mounting height can be made low at abbreviation 1/2. In the case of this gestalt, the thickness of the compound resin after the closure makes chip height of +300 micrometers a standard. Thus, if flip chip mounting of the semiconductor device is carried out on the ceramic substrate inferior surface of tongue, since it can approach, and a semiconductor device can be placed compared with the substrate connection by the metal wire and component mounting will be possible also for a substrate top face, the packaging density as the whole product improves.

[0021] Furthermore, electrical circuit-effectiveness, such as an impedance fall by wire-length reduction and reduction of stray capacity, is also acquired.

[0022] (Gestalt of the 3rd operation) The gestalt of operation of the 3rd of the high frequency semiconductor equipment of this invention is explained below with reference to the perspective view seen from the rear face of the high frequency semiconductor equipment shown in the sectional view and drawing 5 of the high frequency semiconductor equipment shown in drawing 4.

[0023] A different point from the gestalt of the 2nd operation shown in drawing 3 in drawing 4 is agreed and formed in the part of the electrode 14 for heat dissipation which formed the interlayer connection structure beer hall 21 in the location [directly under] of gallium arsenide power semiconductor device 1a which is power amplification, and was formed in the lower front face of the compound resin ingredient layer 10. As shown in drawing 5, the electrode 14 for heat dissipation of a larger area than two or more electrodes 4 for external connection and the electrode 4 for external connection is formed in the lower front face of the compound resin ingredient layer 10, and thereby, heat dissipation from electrode gallium arsenide power semiconductor device 1a can be effectively performed through the interlayer connection structure beer hall 21. The electrode 14 for heat dissipation serves as the grand electrode, and can aim at touch-down of ground potential enough as high frequency semiconductor equipment.

[0024] Interlayer connection structure beer hall 21 path can be suitably chosen from 150micrometerphi to 500micrometerphi, and carries out one in all piece - plurality formation at the chip size of gallium arsenide power semiconductor device la. Although the interior is filled up with high temperature conduction resin 22, the same effectiveness is acquired even if filled up with the conductive resin 12 used for the interlayer connection structure beer hall 11 for connecting the electrode 4 for external connection and the electrode pattern of ceramic multilayer substrate 2 inferior surface of tongue which were formed in the lower front face of the compound resin ingredient layer 10. Thereby, when generation of heat of a component by which flip chip bonding was carried out is a large power semiconductor device, heat dissipation from a semiconductor can be performed enough.

[0025] (Gestalt of the 4th operation) The gestalt of operation of the 4th of the high frequency semiconductor equipment of this invention is explained below with reference to the sectional view of the high frequency semiconductor equipment shown in drawing 6.

[0026] The ceramic multilayer substrate 2 (the 1st substrate) which is not contracted [the printing resistance 8 by which printing formation was carried out with the paste ingredient containing a metal in the gestalt of the 4th operation, and / by which built the printing capacitor 9 in the inner layer, and low-temperature baking formation was carried out], Semiconductor device 1c of the silicon the gallium arsenide semiconductor devices la and lb, such as power amplification and a switch, and for circuit control has the structure pasted up and unified with the gestalt said whose compound resin ingredient layer 10 is pinched with the alumina substrate 32 (the 2nd substrate) by which flip chip mounting was carried out. Into said compound resin ingredient layer 10, the beer hall 11 for connecting electrically the ceramic multilayer substrate 2 and the alumina substrate 32 is formed, and the interior is filled up with conductive resin 12. Beer hall 11 path has filled up the paste of a copper system with 200 micrometers into the interior. Although not illustrated in the alumina substrate 32, it has the penetration through hole for connecting electrically the surface electrode pattern, the electrode 4 for external connection, and the electrode 14 for heat dissipation of the alumina substrate 32. [0027] Since problems, such as exfoliation by the difference in coefficient of linear expansion, are lost by this in order to use a compound resin ingredient for adhesion of two or more substrates, and the semiconductor device is built in in the glue line, improvement in a component-mounting consistency, a mechanical property-proof, and dampproof improvement are achieved.

[0028] (Gestalt of the 5th operation) The gestalt of operation of the 5th of the high frequency semiconductor equipment of this invention is explained below with reference to the sectional view of the high frequency semiconductor equipment shown in drawing 7. A different point from the gestalt of the 4th operation shown in drawing 6 in drawing 7 can radiate heat from a component directly to an alumina substrate, when heat dissipation of power amplification etc. fixes required gallium arsenide power semiconductor device la with high temperature conduction adhesives and connects with the alumina substrate 32 with the metal wire 5 among the semiconductor devices mounted on the alumina substrate 32. Although the effectiveness of fixing a direct component on an alumina substrate is large, the heat dissipation effectiveness of leading a

metal wire is also accepted. When generation of heat of a component is large, it becomes an effective gestalt especially.

[0029] (Gestalt of the 6th operation) The gestalt of operation of the 6th of the high frequency semiconductor equipment of this invention is explained below with reference to the sectional view of the high frequency semiconductor equipment shown in drawing 8. A different point from the gestalt of the 5th operation shown in drawing 7 in drawing 8 closes the perimeter of gallium arsenide power semiconductor device la by which connection was carried out with the metal wire 5 on the alumina substrate 32 with the liquefied epoxy resin 6, before pasting up the ceramic multilayer substrate 2 and the alumina substrate 32 through the compound resin ingredient layer 10. An epoxy resin 6 is [that there should all just be an amount of wrap extent about power semiconductor device la and the metal wire 5] good to choose thixotropic high resin in consideration of the resin breadth in the case of epoxy resin hardening. In case this pastes up the ceramic multilayer substrate 2 and the alumina substrate 32 through the compound resin ingredient layer 10, the stress concerning a semiconductor device and a metal wire can be eased, defects, such as a failure by the metal wire and an open circuit, die, and the assembly yield can be improved. Furthermore, the epoxy resin which closed said semiconductor device can be used as a spacer of the 1st ceramic substrate and the 2nd ceramic substrate, and it can use for adjustment of the gap between substrates in that case. [0030] (Gestalt of the 7th operation) The gestalt of operation of the 7th of the high frequency semiconductor equipment of this invention is explained below with reference to the sectional view of the high frequency semiconductor equipment shown in drawing 9. A different point from the gestalt of the 2nd operation shown in drawing 3 in drawing 9 has the crevice in the lower side of the ceramic multilayer substrate 2, semiconductor devices 1a, 1b, and 1c and a passive component are carried in the crevice, and the electrode 4 for external connection is formed in the part surrounding the crevice of the lower side of the ceramic multilayer substrate 2. In addition, the continuation of a semiconductor

[0031]

compound resin ingredient layer.

[Effect of the Invention] According to the high frequency semiconductor

device and the electrode pattern of the ceramic multilayer substrate 2

may be a metal wire. Moreover, you may be structure without the electrode 14 for heat dissipation, and the interlayer connection structure beer hall 21. When a semiconductor device and the passive component loading section are a crevice, it becomes easy to embed a

equipment of this invention, since a semiconductor device and a passive component are mounted in the ceramic substrate lower part, a substrate inferior surface of tongue can be utilized as mounting area, and packaging density can be improved. Moreover, by embedding said component by compound resin, dependability, such as a mechanical property-proof and moisture resistance, can be improved. Furthermore, by embedding the compound resin which has an electrode for external connection in an inferior surface of tongue so that an electrode surface may become flat, conveyance of a product and handling become easy and mounting nature's in a user improve.

[0032] Furthermore, according to the high frequency semiconductor device of another invention, since a semiconductor device is connected to a substrate by the flip chip by the bump, the impedance fall, the stray capacity reduction, and the reduction in the back of improvement in packaging density and a package by flip chip mounting by wire-length reduction are realizable. Since a semi-conductor is furthermore mounted in the inferior surface of tongue of a ceramic substrate, component mounting becomes possible also on the substrate top face, and it becomes possible to raise the packaging density as the whole product more. [0033] Furthermore, according to the high frequency semiconductor equipment of another invention, when heat dissipation is required, one two or more interlayer connection structures filled up with the high temperature conduction resin ingredient can be established directly under a semiconductor device, and the structure where it filled up with the high temperature conduction resin ingredient between the semiconductor device front face and the electrode for external connection can perform heat dissipation from a semi-conductor by which flip chip bonding was carried out to a semiconductor device. [0034] Furthermore, according to the high frequency semiconductor equipment of another invention, according to the electrical characteristics and the thermal property that the 1st ceramic substrate and 2nd ceramic substrate are required, and a mechanical property, it can use properly, the laminating of the substrate can be carried out through compound resin, and a small substrate package can be offered. Since a compound resin layer intervenes between substrates even when the coefficient of linear expansion of the 1st substrate and the 2nd substrate differs, a package with the high dependability which absorbs the difference can be offered. Moreover, since a semiconductor device and a passive component are mounted between the 1st substrate and the 2nd substrate, component mounting can be possible on the 1st substrate, and packaging density can be improved. Furthermore, dependability, such

as a mechanical property-proof and moisture resistance, can be improved by embedding said component by compound resin.

[0035] Furthermore, according to the high frequency semiconductor equipment of another invention, since the semiconductor device is mounted in the 2nd substrate with a flip, thickness of the resin layer between the 1st substrate and the 2nd substrate can be made thin.

Moreover, improvement in the packaging density by the fall of the impedance of the semiconductor device mounted in the 2nd substrate, stray capacity reduction, and flip chip mounting is realizable. Since a semiconductor device is furthermore mounted between the 1st ceramic substrate and the 2nd ceramic substrate, component mounting becomes possible also on the 1st substrate top face, and the packaging density as the whole product can be raised more.

[0036] Furthermore, according to the high frequency semiconductor equipment of another invention, among the semiconductor device of the 2nd substrate, when heat dissipation fixes a required component with high temperature conduction adhesives and connects with a substrate with a metal wire, heat can be directly radiated from a component to the 2nd ceramic substrate. When generation of heat of a component is large, it becomes an effective gestalt especially.

[0037] Furthermore, since the perimeter of a semiconductor device by which connection was carried out with the metal wire on the 2nd ceramic substrate is closed with the epoxy resin according to the high frequency semiconductor equipment of another invention, in case the 1st ceramic substrate and 2nd ceramic substrate are pasted up with a compound resin ingredient, the stress concerning a semiconductor device and a metal wire can be eased, defects, such as a failure by the metal wire and an open circuit, die, and the assembly yield can be improved. Furthermore, the epoxy resin which closed said semiconductor device can be used as a spacer of the 1st ceramic substrate and the 2nd ceramic substrate, and it can use for adjustment of the gap between substrates in that case. [0038] Furthermore, according to the high frequency semiconductor equipment of another invention, the compound resin ingredient layer which consists of an epoxy resin and inorganic packing is formed in the crevice of the ceramic substrate which has a crevice in the lower part. Since the lower part of the compound resin ingredient layer has a flat configuration, it is buried, the semiconductor device and passive component which were connected to the ceramic substrate are carried in the interior of said compound resin ingredient layer and it has an electrode for external connection into parts other than said crevice,

restoration of the compound resin ingredient layer to a crevice becomes easy.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 1st of this invention [Drawing 2] The perspective view showing the high frequency semiconductor equipment in the gestalt of operation of the 1st of this invention

[Drawing 3] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 2nd of this invention [Drawing 4] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 3rd of this invention [Drawing 5] The perspective view showing the high frequency semiconductor equipment in the gestalt of operation of the 3rd of this invention

[Drawing 6] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 4th of this invention [Drawing 7] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 5th of this invention [Drawing 8] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 6th of this invention [Drawing 9] The sectional view showing the high frequency semiconductor equipment in the gestalt of operation of the 7th of this invention [Drawing 10] The sectional view showing conventional high frequency semiconductor equipment

[Description of Notations]

1a Gallium arsenide power semiconductor device (power amplification component)

- 1b Gallium arsenide semiconductor device (switching device)
- 1c The semiconductor device for circuit control
- 2 Ceramic Multilayer Substrate (1st Substrate)
- 3 Chip
- 4 Electrode for External Connection
- 5 Metal Wire
- 6 Potting Resin
- 7 Metal Cap
- 8 Printing Resistance
- 9 Printing Capacitor
- 10 Compound Resin Ingredient Layer
- 11 21 Interlayer connection structure beer hall
- 12 Conductive Resin
- 13 Metal Bump
- 14 Electrode for Heat Dissipation (Grand Electrode)
- 22 High Temperature Conduction Resin
- 32 Alumina Substrate (2nd Substrate)


[Translation done.]

* NOTICES *


JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

RAWINGS	



[Drawing 2]




[Drawing 3]

9


11


12


4 /c /a 10 /b





[Drawing 5]












[Drawing 8]



[Translation done.]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-124435 (P2003-124435A)

(43)公開日 平成15年4月25日(2003.4.25)

(51) Int.Cl. ⁷	識別記号	FΙ		テー	-7]-ド(参考)
H01L	25/07	H01L	25/04	С	5 F O 3 6
	23/29		23/36	Λ	
	25/18				

審査請求 未請求 請求項の数8 〇L (全 8 頁)

(21)出顧番号	特願2001-319019(P2001-319019)	(71)出願人	000005821

(22) 出願日 平成13年10月17日(2001.10.17) 松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 竹原 秀樹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 吉川 則之

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 10009/445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54) 【発明の名称】 高周波半導体装置

(57)【要約】 (修正有)

【課題】 RFモジュールのような受信系、送信系が一 体になったオールインワン構造のモジュールパッケージ として、小型化、高密度実装化、高放熱化の相反する技 術課題を満足する高性能パッケージを提供する。

【解決手段】 セラミック基板2の下部にエポキシ樹脂 と無機充填物からなる複合樹脂材料層10が形成されて おり、その層の下部は平坦な形状を有し、かつ外部接続 用電極4が形成されており、その層の内部にはセラミッ ク基板2に接続された半導体素子1a、1b及び1cや 受動部品を埋没し、半導体1a、1b及び1cからの放 熱を複合樹脂材料層10中に形成された層間接続構造ビ アホール11から行う新しいパッケージを実現する。



【特許請求の範囲】

【請求項1】 セラミック基板の下部にエポキシ樹脂と 無機充填物からなる複合樹脂材料層が形成され、その複 合樹脂材料層の下部は平坦な形状を有し、かつ外部接続 用電極が形成され、前記複合樹脂材料層の内部にはセラ ミック基板に接続された半導体素子や受動部品を埋没し てなることを特徴とする高周波半導体装置。

【請求項2】 半導体素子がフリップチップにより基板 実装されてなることを特徴とする請求項1記載の高周波 半導体装置。

【請求項3】 複合樹脂材料層には、高熱伝導樹脂材料が埋め込まれた層間接続構造と半導体素子の表面とが接続され、更に前記層間接続構造はグランド電極でありかつ放熱用電極である外部接続用電極に接続されていることを特徴とする請求項2記載の高周波半導体装置。

【請求項4】 回路パターンを有する第1のセラミック 基板と半導体素子を有する第2のセラミック基板があ り、双方の間に樹脂層があり、その層の内部に半導体素 子が埋め込まれて、第1の基板の回路パターンと第2の 基板の回路パターンが、導電性樹脂材料が埋め込まれた 層間接続構造によって電気的に接続されたことを特徴と する高周波半導体装置。

【請求項5】 第2のセラミック基板に載置された半導体素子がフリップチップにより基板実装されたことを特徴とする請求項4記載の高周波半導体装置。

【請求項6】 第2のセラミック基板に載置された半導体素子の一部が、金属線により結線されたことを特徴とする請求項5記載の高周波半導体装置。

【請求項7】 第2のセラミック基板載置の金属線により結線された半導体素子周囲を、液状エポキシ樹脂で封止してなることを特徴とする請求項6記載の高周波半導体装置。

【請求項8】 下部に凹部を有するセラミック基板の凹部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して搭載され、前記凹部以外の部分に外部接続用電極を有することを特徴とする高周波半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高周波半導体素子 および制御集積回路素子およびその周辺回路を載置され た高周波半導体装置の構造に係り、特にパッケージの構 造に関する。

[0002]

【従来の技術】主として携帯電話等の移動体通信機器に 用いられる高周波半導体装置は、RFモジュールという 形で、受信系と送信系が一体になったオールインワン構 造のモジュール化の要望が高まっている。高周波半導体 素子および制御集積回路素子およびその周辺回路を載置され、受信系と送信系が一体になったシステムを取り込むことにより、更に、実装される半導体素子やチップ部品点数が増加する中でのパッケージのより小型化が求められている。

【0003】従来の高周波半導体装置の例を図10を用 いて説明する。図10においては1はトランジスタ等の 半導体素子、2はセラミック多層基板、3はチップ抵 抗、チップコンデンサ、チップインダクタ等のチップ部 品、4は下部電極、5は金属ワイヤー、6はポッティン グ樹脂、7は金属キャップである。セラミック多層基板 2表面上には半導体素子やチップ部品を搭載するための 部品実装用ランドと電極配線パターンがスクリーン印刷 法や金属薄膜のエッチング等で形成されている。半導体 チップ1はセラミック多層基板2上の部品実装ランド部 にダイスボンドされ、セラミック多層基板2表面上に形 成された電極配線パターンとが金属ワイヤー5で接続さ れ、ポッティング樹脂6で半導体チップ1と金属ワイヤ -5が保護されている。更にチップ部品3も所定の位置 に半田により実装されている。セラミック多層基板2に はパッケージとなる金属キャップ7が取り付けられてい る。さらにセラミック多層基板2の表面電極配線パター ンは、図示されていないがセラミック多層基板を貫通す るスルーホールにより下部電極4と電気的に導通されて いる。

[0004]

【発明が解決しようとする課題】しかしながら従来の高 周波半導体装置においては、セラミック多層基板上に半 導体素子、チップ部品を載置するだけの構造では、実装 される部品点数が増加する中、パッケージのより小型化 には対応できず、新しい構造の高周波半導体装置が必要 であった。

【0005】また、パワーアンプなどの発熱素子である 半導体チップがセラミック多層基板上に搭載されている ため、半導体チップから発生した熱はすべてのセラミッ ク多層基板を通して下部に伝達され、下部電極から放熱 される構造になっている。このため、セラミック多層基 板の熱抵抗が高く、大電力を消費する半導体チップは充 分放熱されずに高温状態になってしまうという問題点が あった。

【0006】本発明は上述のような課題を解決するものであり、パワーアンプ、スイッチ等の半導体素子、制御用半導体素子等の能動部品、抵抗、コンデンサ、インダクタ、フィルター等の受動部品を含む、受信系、送信系のシステムを積層化された基板の中にオールインワンで内蔵することにより、配線長減少によるインピーダンス低下、浮遊容量の低減、耐ノイズ性向上など電気的特性の向上と、超小型化、高放熱化の特徴ある高周波半導体装置を提供することを目的とする。

[0007]

【課題を解決するための手段】請求項1記載の高周波半導体装置は、セラミック基板の下部にエポキシ樹脂と無機充填物からなる複合樹脂材料からなる層が形成されており、その層の下部は平坦な形状を有し、かつ外部接続用の電極が形成されており、その層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没してなることを特徴としたものである。これにより、セラミック基板下部に半導体素子や受動部品を実装するため、基板下面を実装エリアとして活用でき、実装密度を向上することができる。また前記部品を複合樹脂で埋め込むことにより、耐機械的特性、耐湿性などの信頼性を向上することができる。さらに、下面に外部接続用電極を持つ複合樹脂を電極面が平坦になるように埋め込むことで、製品の搬送、取り扱いが容易になり、ユーザーでの実装性も向上する。

【0008】請求項2記載の高周波半導体装置は、半導体素子がフリップチップにより基板実装されてなることを特徴としたものである。半導体素子をバンプによるフリップチップで基板に接続するため、配線長減少によるインピーダンス低下、浮遊容量低減、フリップチップ実装による実装密度の向上とパッケージの低背化が実現できる。さらにセラミック基板の下面に半導体を実装するため、基板上面にも部品実装が可能となり、製品全体としての実装密度をより高めることが可能になる。

【0009】請求項3記載の高周波半導体装置は、複合樹脂材料層において、高熱伝導樹脂材料が埋め込まれて形成された層間接続構造によって、フリップチップ接続された半導体素子の表面に接続されて、更に前記層間接続構造はグランド電極でありかつ放熱用電極である外部接続用電極に接続されていることを特徴としたものである。これにより、パワーアンプなどの発熱素子である半導体素子表面と外部接続用電極の間に層間接続構造が1箇所~複数箇所設けられて高熱伝導樹脂材料が充填された構造により、フリップチップ接続された半導体からの放熱を充分行うことができ、グランド電位を確実にとることが出来る。

【0010】請求項4記載の高周波半導体装置は、回路パターンを有する第1のセラミック基板と半導体素子を有する第2のセラミック基板があり、双方の間に樹脂層があり、その層の内部に半導体素子が埋め込まれて、第1のセラミック基板の回路パターンと第2のセラミック基板の回路パターンが、導電性樹脂材料が埋め込まれて形成された層間接続構造によって電気的に接続された構造を特徴としたものである。これにより、第1のセラミック基板と第2のセラミック基板を要求される電気的特性、熱的特性、機械的特性に応じて使い分け、その基板を複合樹脂を介して積層し、小型の基板パッケージを提供することができる。第1の基板と第2の基板の線膨張係数が異なる場合でも、基板間に複合樹脂層が介在するため、その差異を吸収する信頼性の高いパッケージを供

することができる。また第1の基板と第2の基板の間に 半導体素子や受動部品を実装するため、第1の基板上面 にも部品実装ができ、製品全体としての実装密度を向上 することができる。さらに、前記部品を複合樹脂で埋め 込むことにより、耐機械的特性、耐湿性などの信頼性を 向上することができる。

【0011】請求項5記載の高周波半導体装置は、請求項4の半導体装置において、第2のセラミック基板に載置された半導体素子がフリップチップにより接続されたことを特徴としたものである。これにより、第2の基板に半導体素子をフリップにより実装しているため、第1の基板と第2の基板の間にある樹脂層の厚みを薄くすることができる。また第2の基板に実装された半導体素子のインピーダンスの低下、浮遊容量低減、フリップチップ実装による実装密度の向上が実現できる。さらに第1のセラミック基板と第2のセラミック基板の間に半導体素子を実装するため、第1の基板上面にも部品実装が可能となり、製品全体としての実装密度をより高めることができる。

【0012】請求項6記載の高周波半導体装置は、請求項5の半導体装置において、第2のセラミック基板に載置された半導体素子の一部が、金属線により結線されたことを特徴としたものである。これによれば、第2の基板の半導体素子のうちで、放熱が必要な素子を高熱伝導接着剤で固着し、金属線で基板と結線することにより、素子から第2のセラミック基板に直接放熱することができる。素子の発熱が大きい場合に特に有効な形態になる。

【0013】請求項7記載の高周波半導体装置は、請求項6記載の半導体装置において、第2のセラミック基板載置の金属線により結線された半導体素子周囲を、液状工ポキシ樹脂で封止してなることを特徴としたものである。これによれば、第2のセラミック基板上に金属線により結線された半導体素子周囲をエポキシ樹脂で封止してあるため、第1のセラミック基板と第2のセラミック基板を複合樹脂材料で接着する際に、半導体素子および金属線にかかる応力を緩和することができ、金属線倒れ、断線などの不良がなくなり、組み立て歩留まりを向上することができる。さらに、前記半導体素子を封止したエポキシ樹脂を第1のセラミック基板と第2のセラミック基板のスペーサーとして利用することができる。場合には基板間の間隙の調整に使うことができる。

【0014】請求項8記載の高周波半導体装置は、下部に凹部を有するセラミック基板の凹部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して搭載され、前記凹部以外の部分に外部接続用電極を有する。このため、凹部に形成される複合樹脂材料層の充填が容易となる。

[0015]

【発明の実施の形態】以下に、本発明における高周波半 導体装置の実施の形態について、図面を参照しながら説 明する

【0016】(第1の実施の形態)図1は本発明の第1の実施の形態における高周波半導体装置の断面図である。また、図2は同じく本発明の第1の実施の形態における高周波半導体装置の裏面から見た斜視図である。

【0017】図1において、1aはパワーアンプである ガリウム砒素パワー半導体素子、1 bはスイッチ素子で あるガリウム砒素半導体素子、1 cは回路制御用のシリ コン半導体素子、2は金属を含んだペースト材料により 印刷形成された印刷抵抗8、印刷コンデンサ9を内層に 内蔵し低温焼成形成された無収縮のセラミック多層基 板、3は高周波回路定数を微調整するためのチップコン デンサ等のチップ部品、5は金属ワイヤー、10はエポ キシ樹脂とシリカ等の無機充填剤からなる複合樹脂材料 層、4は複合樹脂材料層の下部表面に形成された外部接 続用電極、11は複合樹脂材料層に形成された複数のビ アホール、12は複数のビアホールに埋め込まれた導電 性樹脂である。内層に印刷抵抗8、印刷コンデンサ9を 内蔵したセラミック多層基板2の下面には半導体素子チ ップやチップ部品を搭載するための部品実装用ランドと 電極配線パターンがスクリーン印刷法や金属薄膜のエッ チング等で形成されている。パワーアンプであるガリウ ム砒素パワー半導体素子1aと、スイッチ素子であるガ リウム砒素半導体素子1 bと、回路制御用のシリコン半 導体素子1cとは、セラミック多層基板2下面の部品実 装ランド部にハンダ等でダイスボンドされ、セラミック 多層基板2下面表面上に形成された電極配線パターンと 金属ワイヤー5で接続されている。さらに、図示してい ないがチップ抵抗、チップコンデンサ、チップインダク 夕等の複数の受動部品が、セラミック多層基板2の下面 に形成された回路パターン上にハンダ等で固着接続され ている。半導体素子のチップサイズはパワーアンプ: 1.6mm×0.6mm、厚み100μm、スイッチ: 0.8mm×0.6mm、厚み150μm、制御用素 子:1.0mm×0.7mm、厚み300μmである。 下部表面に外部接続用電極4が形成された、エポキシ樹 脂とシリカ等の無機充填剤からなる複合樹脂材料層10 により半導体素子1a,1b,1cおよび受動部品は埋 め込まれている。図2に示されるように、複合樹脂材料 層10は下部が平坦な形状になっており電極面が平坦に なっている。さら複合樹脂材料層10には導電性樹脂1 2が埋め込まれた複数の層間接続構造ビアホール11が 形成され、層間接続構造ビアホール11は、前記複合樹 脂材料層の外部接続用電極4の箇所に合致されて形成さ れている。層間接続構造ビアホール11はセラミック多 層基板2の下面に形成された回路パターンを電極まで引

き出す役割と、半導体素子からの発熱をセラミック多層

基板を介して放熱する役割を果たす。ビアホール径は2 ○○μmφで、内部に導電性樹脂12として銅系のペー ストが充填されている。さらにセラミック多層基板2の 上面にも電極配線パターンが形成され、チップ抵抗、チ ップコンデンサ、チップインダクタ等の複数のチップ部 品3が上面の電極パターン上にハンダ等で固着接続され ている。セラミック多層基板2の層間に形成された印刷 抵抗8、印刷コンデンサ9と、複合樹脂材料層10に埋 めこめられた受動部品によって高周波回路の定数が決め られており、セラミック多層基板2の上面に接続された チップ部品3により高周波半導体装置毎の高周波回路定 数の微調整を行う。また、セラミック多層基板2には上 面電極パターンと層間に形成された印刷抵抗/印刷コン デンサおよび層間の電極パターンと下面の電極パターン とは図示されていないがセラミック多層基板を貫通する スルーホールにより電気的に導通されている。

【0018】複合樹脂材料層10の厚みは、実装される 半導体素子および受動部品の高さによって決められ、半 導体素子の場合はワイヤーループ高さ+300μmの厚 み、受動部品の場合は部品高さ+300μmの樹脂厚み を目安とする。複合樹脂材料層裏面には導体からなる外 部接続用電極が形成されており、裏面が平坦なため、工 程中での搬送、取り扱い、およびユーザーでの実装が容 易である。また、実施の形態1では複合樹脂材料層10 として無機充填剤にシリカを用いているが、必要な特性 に合わせて充填材料を選択することが可能であり、例え ば高放熱性が必要な場合には充填剤をアルミナに替えて を使うことも可能である。これにより充分放熱ができる ことになる。

【0019】(第2の実施の形態)次に本発明の高周波 半導体装置の第2の実施の形態について図3に示した高 周波半導体装置の断面図を参照して説明する。

【0020】図3において図1に示した第1の実施の形 態と異なる点は、ガリウム砒素パワー半導体素子1 a と、スイッチ素子のガリウム砒素半導体素子1bと、回 路制御用のシリコン半導体素子1cを、金属コアと芯と したバンプ13によりセラミック多層基板2の下面の回 路パターン上にフリップチップ接続されたものである。 バンプ13には金線を用いたSBB (スタッドボールボ ンディング)方法を用いており、半導体素子1a,1 b, 1 cとセラミック多層基板2の隙間は約40μmで ある。この他にバンプを付ける方法として、銅コア材を 芯として周囲にメッキを施し、導電性樹脂で接着する方 法、ACF(異方性導電性フィルム)、ハンダ材料など があるが、いずれも同様の効果が得られる。半導体素子 を基板に固着し金属線で結線する場合と比較して、実装 高さを約1/2に低くすることができる。この形態の場 合、封止後の複合樹脂の厚みはチップ高さ+300μm を目安とする。このように半導体素子をセラミック基板 下面にフリップチップ実装すると、金属線による基板接 続と比べ、半導体素子を近接して置くことができ、かつ 基板上面にも部品実装ができるため、製品全体としての 実装密度が向上する。

【 0 0 2 1 】さらに配線長減少によるインピーダンス低下、浮遊容量の低減など、電気回路的な効果も得られる。

【0022】(第3の実施の形態)次に本発明の高周波 半導体装置の第3の実施の形態について図4に示した高 周波半導体装置の断面図及び図5に示した高周波半導体 装置の裏面から見た斜視図を参照して説明する。

【0023】図4において図3に示した第2の実施の形態と異なる点は、パワーアンプであるガリウム砒素パワー半導体素子1aの直下の位置に層間接続構造ビアホール21を形成し、複合樹脂材料層10の下部表面に形成された放熱用電極14の箇所に合致されて形成されている。図5に示されたように複合樹脂材料層10の下部表面には複数の外部接続用電極4と外部接続用電極4より大きい面積の放熱用電極14が形成されており、これにより電極ガリウム砒素パワー半導体素子1aからの放熱を層間接続構造ビアホール21を通じて効果的に行えるものである。放熱用電極14はグランド電極を兼ねており高周波半導体装置としてグランド電位の接地を充分図ることができる。

【0024】層間接続構造ビアホール21径は、150 μmφから500μmφまで適宜選択することができ、ガリウム砒素パワー半導体素子1aのチップサイズに合わせて1個〜複数個形成する。内部には高熱伝導樹脂22が充填されているが、複合樹脂材料層10の下部表面に形成された外部接続用電極4とセラミック多層基板2下面の電極パターンとを接続するための層間接続構造ビアホール11に使用する導電性樹脂12を充填しても同様の効果が得られる。これにより、フリップチップ接続された素子の発熱が大きいパワー半導体素子の場合に半導体からの放熱を充分行うことができる。

【0025】(第4の実施の形態)次に本発明の高周波 半導体装置の第4の実施の形態について図6に示した高 周波半導体装置の断面図を参照して説明する。

【0026】第4の実施の形態において、金属を含んだペースト材料により印刷形成された印刷抵抗8、印刷コンデンサ9を内層に内蔵し低温焼成形成された無収縮のセラミック多層基板2(第1の基板)と、パワーアンプ、スイッチなどのガリウム砒素半導体素子1a,1bと回路制御用のシリコンの半導体素子1cがフリップチップ実装されたアルミナ基板32(第2の基板)とで、前記複合樹脂材料層10をはさむ形態で接着、一体化した構造を有する。前記複合樹脂材料層10中にはセラミック多層基板2とアルミナ基板32とを電気的に接続するためのビアホール11が形成されており、内部には導電性樹脂12が充填されている。ビアホール11径は200μmで内部に銅系のペーストを充填している。アル

ミナ基板32内には図示していないが、アルミナ基板3 2の表面電極パターンと外部接続用電極4および放熱用 電極14を電気的に接続するための貫通スルーホールを 有している。

【0027】これにより、複数の基板の接着に複合樹脂 材料を使用するため、線膨張係数の違いによる剥離等の 問題がなくなり、かつその接着層中に半導体素子が内蔵 されているため、部品実装密度の向上、耐機械的特性、 耐湿性の向上が図られる。

【0028】(第5の実施の形態)次に本発明の高周波半導体装置の第5の実施の形態について図7に示した高周波半導体装置の断面図を参照して説明する。図7において図6に示した第4の実施の形態と異なる点は、アルミナ基板32上に実装された半導体素子のうち、パワーアンプなどの放熱が必要なガリウム砒素パワー半導体素子1aを高熱伝導接着剤で固着し、金属ワイヤー5でアルミナ基板32と結線することにより、素子からアルミナ基板に直接放熱することができる。アルミナ基板上に直接素子を固着することの効果は大きいが、金属ワイヤーを通じての放熱効果も認められる。素子の発熱が大きい場合に特に有効な形態になる。

【0029】(第6の実施の形態)次に本発明の高周波 半導体装置の第6の実施の形態について図8に示した高 周波半導体装置の断面図を参照して説明する。図8にお いて図7に示した第5の実施の形態と異なる点はセラミ ック多層基板2と、アルミナ基板32を複合樹脂材料層 10を介して接着する前に、アルミナ基板32上に金属 ワイヤー5で結線されたガリウム砒素パワー半導体素子 1 aの周囲を液状のエポキシ樹脂6で封止したものであ る。エポキシ樹脂6はパワー半導体素子1 aと金属ワイ ヤー5とを全部覆う程度の量があればよく、エポキシ樹 脂硬化の際の樹脂広がりを考慮して、チクソ性の高い樹 脂を選ぶのがよい。これによりセラミック多層基板2 と、アルミナ基板32を複合樹脂材料層10を介して接 着する際に、半導体素子および金属線にかかる応力を緩 和することができ、金属線倒れ、断線などの不良がなく なり、組み立て歩留まりを向上することができる。さら に、前記半導体素子を封止したエポキシ樹脂を第1のセ ラミック基板と第2のセラミック基板のスペーサーとし て利用することができ、その場合には基板間の間隙の調 整に使うことができる。

【0030】(第7の実施の形態)次に本発明の高周波 半導体装置の第7の実施の形態について図9に示した高 周波半導体装置の断面図を参照して説明する。図9において図3に示した第2の実施の形態と異なる点は、セラ ミック多層基板2の下部面に凹部を有しており、半導体 素子1a,1b,1c及び受動部品は凹部に搭載されて おり、セラミック多層基板2の下部面の凹部を囲む部分 に外部接続用電極4が形成されている。尚、半導体素子 とセラミック多層基板2の電極パターンとの接続法は金 属ワイヤーであってもよい。また、放熱用電極14と層間接続構造ビアホール21の無い構造であってもよい。 半導体素子と受動部品搭載部が凹部になっていることにより、複合樹脂材料層を埋め込みやすくなる。

[0031]

【発明の効果】本発明の高周波半導体装置によれば、セラミック基板下部に半導体素子や受動部品を実装するため、基板下面を実装エリアとして活用でき、実装密度を向上することができる。また前記部品を複合樹脂で埋め込むことにより、耐機械的特性、耐湿性などの信頼性を向上することができる。さらに、下面に外部接続用電極を持つ複合樹脂を電極面が平坦になるように埋め込むことで、製品の搬送、取り扱いが容易になり、ユーザーでの実装性も向上する。

【0032】更に別発明の高周波半導体装置によれば、 半導体素子をバンプによるフリップチップで基板に接続 するため、配線長減少によるインピーダンス低下、浮遊 容量低減、フリップチップ実装による実装密度の向上と パッケージの低背化が実現できる。さらにセラミック基 板の下面に半導体を実装するため、基板上面にも部品実 装が可能となり、製品全体としての実装密度をより高め ることが可能になる。

【0033】更に別発明の高周波半導体装置によれば、 半導体素子に放熱が必要な場合、半導体素子直下に高熱 伝導樹脂材料を充填した層間接続構造を1箇所〜複数箇 所設けて、半導体素子表面と外部接続用電極の間に高熱 伝導樹脂材料が充填された構造により、フリップチップ 接続された半導体からの放熱を行うことができる。

【0034】更に別発明の高周波半導体装置によれば、第1のセラミック基板と第2のセラミック基板を要求される電気的特性、熱的特性、機械的特性に応じて使い分け、その基板を複合樹脂を介して積層し、小型の基板パッケージを提供することができる。第1の基板と第2の基板の線膨張係数が異なる場合でも、基板間に複合樹脂層が介在するため、その差異を吸収する信頼性の高いパッケージを供することができる。また第1の基板と第2の基板の間に半導体素子や受動部品を実装するため、第1の基板上に部品実装ができ、実装密度を向上することができる。さらに、前記部品を複合樹脂で埋め込むことにより、耐機械的特性、耐湿性などの信頼性を向上することができる。

【0035】更に別発明の高周波半導体装置によれば、第2の基板に半導体素子をフリップにより実装しているため、第1の基板と第2の基板の間にある樹脂層の厚みを薄くすることができる。また第2の基板に実装された半導体素子のインピーダンスの低下、浮遊容量低減、フリップチップ実装による実装密度の向上が実現できる。さらに第1のセラミック基板と第2のセラミック基板の間に半導体素子を実装するため、第1の基板上面にも部品実装が可能となり、製品全体としての実装密度をより

高めることができる。

【0036】更に別発明の高周波半導体装置によれば、第2の基板の半導体素子中、放熱が必要な素子を高熱伝導接着剤で固着し、金属線で基板と結線することにより、素子から第2のセラミック基板に直接放熱することができる。素子の発熱が大きい場合に特に有効な形態になる。

【0037】更に別発明の高周波半導体装置によれば、第2のセラミック基板上に金属線により結線された半導体素子周囲をエポキシ樹脂で封止してあるため、第1のセラミック基板と第2のセラミック基板を複合樹脂材料で接着する際に、半導体素子および金属線にかかる応力を緩和することができ、金属線倒れ、断線などの不良がなくなり、組み立て歩留まりを向上することができる。さらに、前記半導体素子を封止したエポキシ樹脂を第1のセラミック基板と第2のセラミック基板のスペーサーとして利用することができ、その場合には基板間の間隙の調整に使うことができる。

【0038】更に別発明の高周波半導体装置によれば、下部に凹部を有するセラミック基板の凹部にエボキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して搭載され、前記凹部以外の部分に外部接続用電極を有するため、凹部への複合樹脂材料層の充填が容易になる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態における高周波半導体装置を示す断面図

【図2】本発明の第1の実施の形態における高周波半導体装置を示す斜視図

【図3】本発明の第2の実施の形態における高周波半導体装置を示す断面図

【図4】本発明の第3の実施の形態における高周波半導体装置を示す断面図

【図5】本発明の第3の実施の形態における高周波半導体装置を示す斜視図

【図6】本発明の第4の実施の形態における高周波半導体装置を示す断面図

【図7】本発明の第5の実施の形態における高周波半導体装置を示す断面図

【図8】本発明の第6の実施の形態における高周波半導体装置を示す断面図

【図9】本発明の第7の実施の形態における高周波半導体装置を示す断面図

【図10】従来の高周波半導体装置を示す断面図 【符号の説明】

1a ガリウム砒素パワー半導体素子 (パワーアンプ素子)


1 b ガリウム砒素半導体素子(スイッチ素子)


- 1 c 回路制御用半導体素子
- 2 セラミック多層基板(第1の基板)
- 3 チップ部品
- 4 外部接続用電極
- 5 金属ワイヤー
- 6 ポッティング樹脂
- 7 金属キャップ
- 8 印刷抵抗

9 印刷コンデンサ

- 10 複合樹脂材料層
- 11、21 層間接続構造ビアホール
- 12 導電性樹脂
- 13 金属バンプ
- 14 放熱用電極(グランド電極)
- 22 高熱伝導樹脂
- 32 アルミナ基板 (第2の基板)

【図1】







【図2】

【図4】


【図3】






【図6】


【図5】





【図9】




【図10】








【図7】



【図8】



フロントページの続き

(72)発明者 金澤 邦彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F036 AA01 BB21 BE01 BE09

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09-186042

(43) Date of publication of application: 15.07.1997

(51) Int. C1. H01G 2/06

H01F 17/00


H05K 3/46

(21) Application number: **08-000897** (71) Applicant: MURATA MFG CO LTD

(22) Date of filing: 08.01.1996 (72) Inventor: BANDAI HARUFUMI

SAKAI NORIO

(54) LAMINATED ELECTRONIC COMPONENT



(57) Abstract:

PROBLEM TO BE SOLVED: To provide an electronic component wherein strength to deflection at the time of circuit board mounting is improved.

SOLUTION: This component 10 has a laminate 11 formed by laminating a plurality of insulating sheets in the state that a circuit element is interposed in the inside. A recessed part 13 is formed in the almost central part of a mounting surface 12 of the laminate 11, and a first surface 12a and a second surface 12b which is recessed as compared with the first surface 12a are formed. That is, the first surface 12a of the mounting surface 12 is formed in almost a square- shape along the outer periphery of the mounting surface 12. External electrodes 14 are formed

on the first surface 12a and side surfaces 11a, 11b.

LEGAL STATUS

[Date of request for examination]

30.01.2001

[Date of sending the examiner's

24.09.2003

decision of rejection]

[Kind of final disposal of

application other than the

examiner's decision of rejection or

application converted registration]

[Date of final disposal for

application]

[Patent number]

[Date of registration]

[Number of appeal against

examiner's decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-186042

(43)公開日 平成9年(1997)7月15日

(51) Int.Cl. ⁶		識別記号	庁内 整理番号	F I	技術表示箇所
H01G	2/06			H 0 1 G 1/035	С
H01F	17/00			H01F 17/00	D
H 0 5 K	3/46			H 0 5 K 3/46	Z


		審査請求	未請求 請求項の数3 OL (全 6 頁)
(21)出願番号	特願平8-897	(71)出顧人	000006231 株式会社村田製作所
(22)出願日	平成8年(1996)1月8日	(72)発明者	京都府長岡京市天神二丁目26番10号 萬代 治文 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
		(72)発明者	酒井 範夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

(54) 【発明の名称】 積層電子部品

(57)【要約】

【課題】 回路基板実装時のたわみに対する強度を強く した積層電子部品を提供する。

【解決手段】 積層電子部品10は、回路要素(図示せず)を内部に介在させた状態で複数の絶縁性シートが積層されてなる積層体11を有する。そして、積層体11の実装面12の略中央部に凹部13を設け、第1の面12aと、第1の面12aに比べて凹ませてある第2の面12bを形成する。すなわち、実装面12の第1の面12aが実装面12の外周に沿って略口字状に形成されている。また、第1の面12a及び側面11a、11bには、外部電極14が形成される。



【特許請求の範囲】

【請求項1】 内部に回路要素を介在させた状態で複数の絶縁性シートを積層して、相対する主面と該主面間を連結する側面からなる積層体を構成し、該積層体の外表面に、前記回路要素に電気的に接続された複数の外部電極を備え、該外部電極を介して回路基板に実装される積層電子部品において、

前記積層体の前記回路基板側に向けられる面の少なくと も略中央部に凹部を設けることを特徴とする積層電子部 品。

【請求項2】 前記凹部を前記積層体の相対する1組の側面の一方側面から他方側面にかけて設けることを特徴とする請求項1に記載の積層電子部品。

【請求項3】 前記凹部を前記積層体の相対する別の1 組の側面の一方側面から他方側面にかけて設けることを 特徴とする請求項2に記載の積層電子部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、回路要素を内部に 配置した積層電子部品に関し、特に、積層電子部品を構 成している積層体の構造に関する。

[0002]

【従来の技術】例えば、積層コンデンサ、積層インダクタ、多層回路基板、多層複合電子部品で代表される積層電子部品は、導電膜、抵抗膜のような回路要素を内部に介在させた状態で複数の絶縁性シートが積層されてなる積層体を有する。絶縁性シートとしては、代表的なものとして、セラミックシートが用いられる。

【0003】図10は、従来の積層電子部品50の外観を示す斜視図である。積層電子部品50は、内部回路要素(図示せず)を介在させた状態で複数の絶縁性シートが積層されてなる積層体51を有する。積層体51の相対する2つの側面に、外部電極52が形成される。これら外部電極52は、積層体51の内部に位置する内部回路要素と電気的に接続され、適当な金属ペーストを、積層体51の2つの側面の特定箇所に付与することにより形成されるが、このとき、積層体51の相対する2つの主面にも、外部電極52の一部が形成される。また、図10には図示されていないが、積層体51の一方主面または他方主面に回路配線が施され、L、C、Rあるいは半導体等の電子部品が実装されている積層電子部品も含まれる。

【0004】図11に示すように、これら積層電子部品50は、チップ状の状態で、外部電極52を介して例えばプリント基板等の回路基板53上にはんだ付けにより表面実装される。そして、回路基板53のランド54上に、はんだのフィレット55が形成される。この際、積層体51の回路基板53側に向けられる面、すなわち積層電子部品50の実装面50aと回路基板53の表面53aの

間隔(δ)が、ほとんどゼロとなるように接合される。 そして、実装時やハンドリング時に、回路基板53にた わみ曲げ応力(σ)が働いた場合、フィレット55部の はんだの延性によって固着した状態が保たれる。

[0005]

【発明が解決しようとする課題】しかしながら、図12に示すように、上述した従来の積層電子部品50においては、回路基板53がたわみ量 h 1でたわむと、回路基板53の表面53 aが、積層電子部品50のほぼ中央部で実装面50 aと接触し、突き上げ力Pを発生させる。そして、図13に示すように、回路基板53がたわみ量 h 2でさらに大きくたわみ、突き上げ力Pがはんだのフィレット55部の限界応力を越えると、積層電子部品50は回路基板53より離脱するという問題点があった。【0006】また、図14に示すように、はんだのフィレット55部の限界応力よりも積層電子部品50の積層体51を構成しているセラミックの曲げ強度が小さいと、積層体51が破断するという問題点もあった。

【0007】本発明は、このような問題点を解決するためになされたものであり、回路基板のたわみに対する強度を強くした積層電子部品を提供することを目的とする。

[0008]

【課題を解決するための手段】上述の問題点を解決するため、本発明は、内部に回路要素を介在させた状態で複数の絶縁性シートを積層して、相対する主面と該主面間を連結する側面からなる積層体を構成し、該積層体の外表面に、前記回路要素に電気的に接続された複数の外部電極を備え、該外部電極を介して回路基板に実装される積層電子部品において、前記積層体の前記回路基板側に向けられる面の少なくとも略中央部に凹部を設けることを特徴とする。

【0009】また、前記凹部を前記積層体の相対する1 組の側面の一方側面から他方側面にかけて設けることを 特徴とする。

【0010】また、前記凹部を前記積層体の相対する別の1組の側面の一方側面から他方側面にかけて設けることを特徴とする。

【0011】本発明の積層電子部品によれば、積層体が有する回路基板に向けられる面、すなわち積層電子部品の実装面の略中央部に凹部を設けているため、回路基板がたわんでも、回路基板の表面と積層電子部品の実装面とが接することがなく、回路基板からの突き上げ力

(P)を積層電子部品が受けなくなる。

[0012]

【発明の実施の形態】以下、図面を参照して本発明の実施例を説明する。なお、各実施例中において、第1の実施例と同一もしくは同等の部分には同一番号を付し、その詳細な説明は省略する。

【0013】図1及び図2は、本発明に係る積層電子部

品の第1の実施例を示す斜視図及び下面図である。なお、積層電子部品10は、図示したチップ状の形態で適宜の回路基板上に実装されるが、図1では、積層体の回路基板側に向けられる面、すなわち積層電子部品10の実装面を上方に向けた状態で図示されている。

【0014】積層電子部品10は、回路要素(図示せず)を内部に介在させた状態で複数の絶縁性シートが積層されてなる積層体11を有する。そして、積層体11の一方主面である回路基板側に向けられる面、すなわち積層電子部品10の実装面12の略中央部に凹部13を設け、第1の面12aと、第1の面12aに比べて凹ませてある第2の面12bを形成する。すなわち、実装面12の第1の面12aが実装面12の外周に沿って略口字状に形成されている。また、第1の面12a及び側面11a、11bには、外部電極14が形成される。

【0015】図3は、図1に示す積層電子部品10を回路基板に実装した場合を示す断面図である。図3に示すように、積層電子部品10は、チップ状の状態で、外部電極14を介して例えばプリント基板等の回路基板16上にはんだ付けにより表面実装される。この際、回路基板16のランド17上に、はんだのフィレット18が形成される。このとき、積層電子部品10の実装面12に凹部13を設けているため、積層電子部品10の実装面12の第2の面12bと回路基板16の表面16aの間隔(δ)が、数百 μ m~数mmになる。

【0016】上述したように、第1の実施例によれば、 積層電子部品10の実装面12の略中央部に凹部13を 設けているため、図4に示すように、回路基板16がた わみ量h1で山状にたわんでも、回路基板16の表面1 6 aが、積層電子部品10の実装面12の第2の面12 bと接触しない。すなわち、凹部13が回路基板16からの突き上げ力Pの逃げとして作用し、突き上げ力Pが 積層電子部品10に直接伝わらない。

【0017】また、図5に示すように、回路基板16がたわみ量h2で山状にさらに大きくたわんでも、回路基板16の表面16aが、積層電子部品10の実装面12の第2の面12bと接触しないように、凹部13の深さを選択しているため、図4の場合と同様に、突き上げ力Pが積層電子部品10に直接伝わらない。

【0018】従って、回路基板が真上にたわんだ場合に は、積層電子部品の回路基板からの離脱や積層電子部品 を構成する積層体の破断といった不良がなくなる。特 に、回路基板の山状のたわみに有効である。

【0019】また、凹部に他の部品を実装することができるため、この積層電子部品を搭載する回路基板の小形化に加えて、電子機器の小形化が可能となる。

【0020】さらに、積層電子部品からの発熱が問題となる場合には、凹部が放熱用として働くことができる。 【0021】図6及び図7は、本発明に係る積層電子部品の第2の実施例を示す斜視図及び下面図である。な お、積層電子部品20は、積層電子部品10の場合と同様に積層電子部品20の実装面を上方に向けた状態で図示されている。

【0022】積層電子部品20は、第1の実施例の積層電子部品10と比較して、積層体21の実装面22に積層体21の相対する1組の側面の一方側面21aから他方側面21bにかけて凹部23を設け、実装面22の相対する1組の辺の近傍に形成された第1の面22aと、第1の面22aに比べて凹ませてある第2の面22bを形成し、第1の面22aが略二の字状になる点で異なる。

【0023】そして、第1の実施例の積層電子部品10と同様に、実装面22の相対する1組の辺の近傍に形成された第1の面22a及び側面21c、21dに外部電極14を設け、チップ状の状態で、外部電極14を介して適宜のプリント基板等の回路基板(図示せず)上に表面実装される。

【0024】上述したように、第2の実施例によれば、 凹部を積層体の相対する1組の側面の一方側面から他方 側面にかけて設けているため、第1の実施例と同様の効 果に加えて、特に回路基板に生じる凹部と直交する方向 (図中し方向)のたわみに有効である。

【0025】また、積層電子部品に対して凹部が比較的 簡単に作製できるため、低コスト化が可能となる。

【0026】図8及び図9は、本発明に係る積層電子部品の第3の実施例を示す斜視図及び下面図である。なお、積層電子部品30は、積層電子部品10の場合と同様に積層電子部品30の実装面を上方に向けた状態で図示されている。

【0027】積層電子部品30は、第1の実施例の積層電子部品10と比較して、積層体31の実装面32に積層体31の相対する1組の側面の一方側面31aから他方側面31bにかけて第1の凹部33aを設け、相対する別の1組の側面の一方側面34aから他方側面34bにかけて第2の凹部33bを設け、実装面32の凹隅に形成された第1の面35aと、第1の面35aに比べて凹ませてある第2の面35bを形成し、第2の面35bが略十字状になる点で異なる。

【0028】そして、第1の実施例の積層電子部品10と同様に、実装面32の四隅に形成された第1の面35 a及び側面34a、34cに外部電極14を設け、チップ状の状態で、外部電極14を介して適宜のプリント基板等の回路基板(図示せず)上に表面実装される。

【0029】上述したように、第3の実施例によれば、第1の凹部を積層体の相対する1組の側面の一方側面から他方側面にかけて、第2の凹部を相対するもう1組の側面の一方側面から他方側面にかけて設けているため、第1の実施例と同様の効果に加えて、特に、回路基板に生じる2つの凹部と直交する方向(図中L1、L2方向)、すなわち縦横両方向のたわみに有効である。

【0030】なお、第1及び第2の実施例では、実装面に設ける第2の面(凹み部分)の形状が略四角形状の場合について説明したが、円形状、楕円形状、多角形状、あるいはそれらを組合わせた形のいずれでもよい。

【0031】また、第3の実施例では、実装面に設ける 第2の面として2つの凹部が直交し、第2の面が略十字 状になっている場合について説明したが、2つの凹部は 直交していなくてもよい。

【0032】さらに、第1及び第2の実施例において、 第1の面から、積層体の厚み方向に向け溝を設けてもよい。この場合には、積層体自体の弾性たわみで、積層電 子部品の回路基板からの離脱や積層電子部品を構成する 積層体の破断を防ぐこともできる。

【0033】さらに、第2の面としての凹部の断面形状としては、隅部に丸みやテーパがあってもよい。

【0034】また、凹部の形成は、積層体の焼成前、焼成後のどちらでも行ってもよい。

【0035】さらに、凹部の深さは、積層体の大きさにあわせて、数百 μ m〜数mmの範囲で選択される。

[0036]

【発明の効果】請求項1の積層電子部品によれば、積層体の回路基板側に向けられる面に凹部を設けているため、回路基板がたわんでも、凹部が回路基板からの突き上げ力の逃げとして作用し、突き上げ力が積層電子部品に直接伝わらない。従って、積層電子部品の回路基板からの離脱や積層電子部品を構成する積層体の破断といった不良がなくなる。特に、回路基板の山状のたわみに有効である。

【0037】また、凹部に他の部品を実装することができるため、回路基板の小形化に加えて、電子機器の小形化が可能となる。

【0038】さらに、積層電子部品からの発熱が問題となる場合には、凹部が放熱用として働くことができる。

【0039】請求項2の積層電子部品によれば、凹部を 積層体の相対する1組の側面の一方側面から他方側面に かけて設けているため、特に回路基板の凹部と直交する 方向のたわみに有効である。

【0040】また、凹部が比較的簡単に作製できるため、低コスト化が可能となる。

【0041】請求項3の積層電子部品によれば、第1の 凹部を積層体の相対する1組の側面の一方側面から他方 側面にかけて、第2の凹部を相対するもう1組の側面の 一方側面から他方側面にかけて設けているため、回路基 板の凹部と直交する2方向のたわみに有効である。

【図面の簡単な説明】

【図1】本発明の積層電子部品に係る第1の実施例の斜 視図である。

【図2】図1に示した積層電子部品を実装面側から見た場合の平面図である。

【図3】図1に示した積層電子部品を回路基板に実装した場合の断面図である。

【図4】図3にて実装基板がたわんだ場合の断面図である。

【図5】図3にて実装基板がさらにたわんだ場合の断面図である。

【図6】本発明の積層電子部品に係る第2の実施例の斜 視図である。

【図7】図6に示した積層電子部品を実装面側から見た場合の平面図である。

【図8】本発明の積層電子部品に係る第3の実施例の斜 視図である。

【図9】図8に示した積層電子部品を実装面側から見た場合の平面図である。

【図10】従来の積層電子部品の示す斜視図である。

【図11】図10に示した積層電子部品を回路基板に実装した場合の断面図である。

【図12】図11にて実装基板がたわんだ場合の断面図である。

【図13】図11にて積層電子部品が回路基板からの離脱した場合の断面図である。

【図14】図11にて積層電子部品の積層体が破断した場合の断面図である。

【符号の説明】

10、20、30 積層電子部品

11、21、31 積層体

12、22、32 実装面 (積層体の回路基板側に 向けられる面)


13、23、33a、33b 凹部

14 外部電極


21a、31a、34a 一方側面


21b、31b、34b 他方側面


【図11】




【図12】









PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09-083090

(43) Date of publication of application : 28.03.1997

H05K 1/02


H01G 4/12

H05K 1/11

(21) Application number : 07-239956 (71) Applicant : MURATA MFG CO LTD

(22) Date of filing: 19.09.1995 (72) Inventor: BANDAI HARUFUMI

(54) ELECTRONIC DEVICE



(51) Int. C1.

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an electronic device in which the deflection strength is enhanced and the number of external electrodes can be increased.

SOLUTION: The electronic device 1 comprises a ceramic substrate 11, a recess 13 made in the side face of substrate 11, an external electrode 12 formed in the recess 13, and a wiring pattern formed on the surface of substrate 11. The external electrode 12 is formed to project from the bottom face of substrate 11.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] Electronic parts characterized by consisting of external electrodes of the side face of the substrate which consists of a ceramic, and this substrate, or a base formed in either by projecting from the substrate by the base side of said substrate at least.

[Claim 2] The external electrodes formed in the base of said substrate among said external electrodes are electronic parts according to claim 1 characterized by extending toward a base side from the interior of a substrate, and being projected and formed from a substrate by the base side.

[Claim 3] Said external electrodes are electronic parts according to claim 1 characterized by being formed using contraction being smaller than contraction of said substrate in the baking process which is one of the production processes of said electronic parts.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to ceramic electronic parts in detail about electronic parts.
[0002]

[Description of the Prior Art] The conventional electronic parts are explained using drawing 4 and drawing 5. As shown in drawing 4, the conventional electronic parts 3 consist of the substrate 31 which consists of a ceramic, a crevice 33 formed in the side face of a substrate 31, an external electrode 32 formed in the crevice 33, and a circuit pattern (not shown) formed in the front face of a substrate 31. Moreover, as shown in drawing 5, other conventional electronic parts 4 consist of the substrate 41 which consists of a ceramic, a crevice 43 formed in the side face of a substrate 41, an external electrode 42 formed in the wall surface of a crevice 43, and a circuit pattern (not shown) formed in the front face of a substrate 41.

[0003] In addition, the crevice 33 of a substrate side face is filled up with a conductor, the external electrode 32 of electronic parts 3 is formed in it, and the external electrode 42 of electronic parts 4 is formed in the wall surface of a crevice 43 of plating.

[0004] Although especially the manufacture approach of the above-mentioned conventional electronic parts 3 and 4 is not illustrated, after forming [in the case of electronic parts 3] a through hole in the case of a beer hall and electronic parts 4 and forming a circuit pattern in two or more green sheets which consist of a ceramic ingredient, a green sheet is accumulated and stuck by pressure to them, and a green sheet is cut to them so that a beer hall and a through hole

may be exposed. In addition, in case electronic parts 3 are manufactured, the beer hall is beforehand filled up with conductive paste by approaches, such as printing. And the cut each part article is calcinated and electronic parts 3 and 4 are manufactured.

[0005]

[Problem(s) to be Solved by the Invention] However, in the conventional electronic parts 3 and 4, the external electrodes 32 and 42 are soldered to the printed circuit board (not shown) which mounts electronic parts 3 and 4, and it is fixing to it. Since the base and printed circuit board of electronic parts 3 and 4 have touched at this time, if bending arose in a printed circuit board, since the stress by bending would get across to electronic parts 3 and 4 directly, the problem that a crack etc. arose was in electronic parts 3 and 4. Moreover, the external electrodes 32 and 42 formed in the substrate side face of electronic parts 3 and 4 had a limit in the number of the external electrodes which need to enlarge an electrode surface product in order to guarantee electrode reinforcement, therefore can be formed.

[0006] Therefore, the object of this invention improves bending reinforcement and is to offer the electronic parts which can increase the number of external electrodes.

[0007]

[Means for Solving the Problem] In order to attain the above-mentioned object, in the electronic parts of this invention, it is characterized by consisting of external electrodes of the side face of the substrate which consists of a ceramic, and this substrate, or a base formed in either by projecting from the substrate by the base side of said substrate at least.

[0008] Moreover, the external electrode formed in the base of said substrate among said external electrodes is prolonged toward a base side from the interior of a substrate, and is characterized by being projected and formed from a substrate by the base side.

[0009] Furthermore, said external electrode is characterized by being formed using contraction being smaller than contraction of said substrate in the baking process which is one of the production processes of said electronic parts.

[0010] The effect of the stress by the bending of a printed circuit board which mounts electronic parts is buffered with the projecting external electrode by this, and bending reinforcement improves.

[0011] Moreover, since electrode reinforcement improves when the external electrode formed in the base by projecting is extended from the interior of a substrate, the diameter of an external electrode can be

made thin, the area which an external electrode occupies on a substrate base can become small, and, therefore, the number of external electrodes can be made to increase.

[0012] Furthermore, when making an external electrode project using the difference of contraction of a substrate and an external electrode, the time and effort which fabricates the part into which an external electrode projects at another process can be saved.

[0013]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained to a detail using drawing 1 and drawing 2. In drawing 1, electronic parts 1 consist of the substrate 11 which consists of a ceramic, a crevice 13 formed in the side face of a substrate 11, an external electrode 12 formed in the crevice 13, and a circuit pattern (not shown) formed in the front face of a substrate 11. At this time, by the base side of a substrate 11, it projects and the external electrode 12 is formed from a substrate 11, as shown in drawing 1.

[0014] Moreover, in drawing 2, electronic parts 2 consist of a substrate 21 which consists of a ceramic, an external electrode 22 with which base formation of the substrate 21 was carried out, and a circuit pattern (not shown) formed in the front face of a substrate 21. At this time, as shown in drawing 2 (b), the external electrode 22 is prolonged toward a base side from the interior of a substrate 21, on the base, projects and is formed.

[0015] Next, the manufacture approach of the electronic parts of this invention is explained using drawing 3. In addition, it explains to a side face and a base as electronic parts for what has an external electrode.

[0016] As shown in drawing 3 (a), two or more green sheets 51a and 51b which consist of a ceramic ingredient are prepared. Among these, beer hall 52b of the shape of a rectangle for beer hall 52a of the circle configuration for the external electrode formed in a base and the external electrode formed in a side face is formed in green sheet 51b, and beer halls 52a and 52b are filled up with conductive paste by approaches, such as printing. Moreover, green sheet 51a is not located in the top face of electronic parts, and a beer hall is not formed in the front face of green sheet 51a, but a circuit pattern (not shown) is formed. And green sheets 51a and 51b are accumulated, it cuts in the alternate long and short dash line section shown in drawing 3 (b), each cut block 53 is calcinated, and the electronic parts 50 shown in drawing 3 (c) are manufactured. In order for an external electrode to project in

a base side from a substrate at this time, contraction of the conductive paste by baking should be just smaller than contraction of a green sheet. Control of contraction of conductive paste is performed by making the content of the metal particles used for conductive paste fluctuate, or adding an additive to conductive paste. Moreover, accommodation of the fill of the conductive paste with which a beer hall is filled up, i.e., the count which prints conductive paste to a beer hall, is adjusted as an option, and the pack density of the conductive paste in a beer hall can be changed, and the degree of contraction of the conductive paste by baking can also be adjusted.

[0017] Thus, lifting of bending reinforcement at the time of mounting the formed electronic parts on a printed circuit board was checked by experiment. The experiment approach carries with soldering the 8x5x2mm electronic parts which have an eight-place external electrode in a side face, applies a pressure to a 10cm square printed circuit board center section from the center-section background of a printed circuit board, and sags a printed circuit board. And a printed circuit board until the soldering section is damaged or a crack arises in electronic parts measures the die length which bent in the direction of a front face from the rear face. The die length which sagged the printed circuit board by the time it became large, and the soldering section was damaged or a crack also produced the stress by the bending of a printed circuit board which joins electronic parts in electronic parts so that the die length which sagged the printed circuit board is large at this time corresponds with the stress applied to electronic parts. For this reason, it expresses that the bending reinforcement of electronic parts is so large that the die length by which the printed circuit board was bent becomes large. The result of an experiment is shown in a table 1. Moreover, the die length to which the external electrode projects in the base side of a substrate was written together to reference, and the experimental result about the bending reinforcement of the conventional electronic parts was also described in it.

[0018] [A table 1]

試料No.	突出する長さ	プリント基板を撓ま
	(\mu m)	せた長さ (mm)
1	0	0.9
2	2 0	1. 8
3	5 0	2. 5
4	100	3. 0
5	300	3. 5
6	500	4. 0

[0019] it is shown in a table 1 -- as -- the bending reinforcement of the conventional article of sample No.1 -- comparing -- sample No.2 to No.6 -- bending reinforcement is improving altogether. However, since contraction by baking of conductive paste and a green sheet differs greatly when the projecting die length exceeds 500 micrometers, a crack becomes easy to be generated and is not practical to the interface of an external electrode and a ceramic substrate.

[0020] Thus, by making an external electrode project from a base by the base side of a substrate, it bends, so that the die length to which the bending reinforcement of electronic parts improves and projects becomes large, and reinforcement also becomes large.

[0021] In addition, the electronic parts concerning this invention are not limited to the gestalt of said operation, and the metal used for an electrode can be variously changed according to applications, such as copper and silver.

[0022]

[Effect of the Invention] As mentioned above, in the electronic parts by this invention, by the base side of electronic parts whose effect of the stress by the bending of a printed circuit board which mounts electronic parts is a component side, it is buffered with the external electrode which projected from the base, and the bending reinforcement of electronic parts improves.

[0023] Moreover, when the external electrode formed in the base by projecting is extended from the interior of a substrate, electrode reinforcement can improve, the diameter of the part external electrode can be made thin, the area which an electrode occupies on a substrate base can become small, and, therefore, the number of external electrodes can be made to increase.

[0024] Furthermore, when making an external electrode project using the difference of contraction of a substrate and an external electrode, the time and effort which fabricates the part into which an external electrode projects at another process can be saved.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] (a) which shows the structure of the electronic parts concerning one operation gestalt of this invention is a perspective view, and (b) is an A-A line sectional view.

[Drawing 2] (a) which shows the structure of the electronic parts concerning other operation gestalten of this invention is a perspective view, and (b) is a B-B line sectional view.

[Drawing 3] It is the explanatory view showing the manufacture approach of the electronic parts of this invention.

[Drawing 4] (a) which shows the structure of one example of the conventional electronic parts is a perspective view, and (b) is a C-C line sectional view.

[Drawing 5] (a) which shows the structure of other examples of the conventional electronic parts is a perspective view, and (b) is D-D line sectional view.

[Description of Notations]


- 1, 2, 50 Electronic parts
- 11 21 Substrate
- 12 22 External electrode


[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.









[Drawing 3]





[Drawing 5]



[Translation done.]

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-83090

(43)公開日 平成9年(1997)3月28日

(51) Int.Cl. ⁶		識別記号	庁内 整理番号	F I		技術表示箇所
H05K	1/02			H05K	1/02	Α
H01G	4/12	3 5 2		H01G	4/12	3 5 2
H 0 5 K	1/11		6921-4E	H05K	1/11	F


		審査請求	未請求	請求項の数3	OL	(全	5	頁)
(21)出願番号	特願平7-239956	(71)出顧人	0000062 株式会	231 社村田製作所				
(22)出願日	平成7年(1995)9月19日	(72)発明者	萬代 注	長岡京市天神二 治文 長岡京市天神二 田製作所内				朱式

(54) 【発明の名称】 電子部品

(57)【要約】

【課題】 撓み強度を向上し、外部電極の数を増加する ことができる電子部品を提供する。

【解決手段】 電子部品1は、セラミックからなる基板 11と、基板11の側面に形成された凹部13と、凹部 13に形成された外部電極12と、基板11の表面に形 成された配線パターンとから構成される。このとき、外 部電極12は、基板11の底面側で基板11より突出し て形成される。



【特許請求の範囲】

【請求項1】 セラミックからなる基板と、該基板の側面または底面の少なくともいずれかに、前記基板の底面側で基板から突出して形成された外部電極とから構成されることを特徴とする電子部品。

【請求項2】 前記外部電極の内、前記基板の底面に形成された外部電極は、基板の内部から底面側に向かって延び、底面側で基板から突出して形成されることを特徴とする請求項1に記載の電子部品。

【請求項3】 前記外部電極は、前記電子部品の製造工程の一つである焼成工程における、前記基板の収縮率より収縮率が小さいことを利用して形成されることを特徴とする請求項1記載の電子部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子部品に関し、 詳しくはセラミック電子部品に関するものである。

[0002]

【従来の技術】従来の電子部品を、図4,図5を用いて説明する。図4に示すように、従来の電子部品3は、セラミックからなる基板31と、基板31の側面に形成された凹部33と、凹部33に形成された外部電極32と、基板31の表面に形成された配線パターン(図示せず)とから構成される。また、図5に示すように、他の従来の電子部品4は、セラミックからなる基板41と、基板41の側面に形成された凹部43と、凹部43の壁面に形成された外部電極42と、基板41の表面に形成された配線パターン(図示せず)とから構成される。

【0003】なお、電子部品3の外部電極32は、基板側面の凹部33に導電体が充填されて形成されており、電子部品4の外部電極42は、凹部43の壁面にメッキにより形成されている。

【0004】上記従来の電子部品3,4の製造方法は特に図示しないが、セラミック材料からなる複数のグリーンシートに、電子部品3の場合はビアホール,電子部品4の場合はスルーホールを形成し、配線パターンを形成した後、グリーンシートを積み重ね圧着し、ビアホール,スルーホールが露出するようにグリーンシートを切断する。なお、電子部品3を製造する際は、予めビアホールに導電ペーストを印刷などの方法により充填しておく。そして、切断された各部品を、焼成して電子部品3,4が製造される。

[0005]

【発明が解決しようとする課題】しかしながら、従来の電子部品3,4においては、電子部品3,4を実装するプリント基板(図示せず)に、外部電極32,42をはんだ付けして固定している。このとき、電子部品3,4の底面とプリント基板は接しているため、プリント基板に撓みが生じると、撓みによる応力が電子部品3,4に直接伝わるため、電子部品3,4にクラック等が生じる

という問題があった。また、電子部品3,4の基板側面 に形成される外部電極32,42は、電極強度を保証す るために電極面積を大きくする必要があり、そのため、 形成できる外部電極の数に制限があった。

【 0 0 0 6 】従って、本発明の目的は、撓み強度を向上 し、外部電極の数を増加することができる電子部品を提 供することにある。

[0007]

【課題を解決するための手段】上記目的を達成するために、本発明の電子部品においては、セラミックからなる基板と、該基板の側面または底面の少なくともいずれかに、前記基板の底面側で基板から突出して形成された外部電極とから構成されることを特徴としている。

【0008】また、前記外部電極の内、前記基板の底面 に形成された外部電極は、基板の内部から底面側に向か って延び、底面側で基板から突出して形成されることを 特徴としている。

【0009】さらに、前記外部電極は、前記電子部品の 製造工程の一つである焼成工程における、前記基板の収 縮率より収縮率が小さいことを利用して形成されること を特徴としている。

【0010】これにより、電子部品を実装するプリント 基板の撓みによる応力の影響が、突出した外部電極によ り緩衝され、撓み強度が向上する。

【0011】また、底面に突出して形成された外部電極が、基板内部から伸びている場合、電極強度が向上するため、外部電極の直径を細くすることができ、外部電極が基板底面に占める面積が小さくなり、よって、外部電極の数を増加させることができる。

【 0 0 1 2 】 さらに、基板と外部電極の収縮率の差を利用して外部電極を突出させる場合、外部電極の突出する部分を別工程で成形する手間が省ける。

[0013]

【発明の実施の形態】以下、本発明の実施の形態を図 1,図2を用いて詳細に説明する。図1において、電子 部品1は、セラミックからなる基板11と、基板11の 側面に形成された凹部13と、凹部13に形成された外 部電極12と、基板11の表面に形成された配線パターン(図示せず)とから構成される。このとき、外部電極 12は、図1に示すように、基板11の底面側で基板1 1より突出して形成される。

【0014】また、図2において、電子部品2は、セラミックからなる基板21と、基板21の底面形成された外部電極22と、基板21の表面に形成された配線パターン(図示せず)とから構成される。このとき、外部電極22は、図2(b)に示すように、基板21の内部から底面側に向かって延び、底面で突出して形成されている

【 0 0 1 5 】次に、本発明の電子部品の製造方法について、図3を用いて説明する。なお、電子部品として、側

面および底面に外部電極を有するものを対象として説明 を行う。

【0016】図3(a)に示すように、セラミック材料 からなる複数のグリーンシート51a、51bを準備す る。このうち、グリーンシート51bには、底面に形成 される外部電極のための円形状のビアホール52a、お よび、側面に形成される外部電極のための長方形状のビ アホール52bが形成されており、ビアホール52a, 52bには、導電ペーストが印刷などの方法により充填 されている。また、グリーンシート51 aは電子部品の 上面に位置するもので、グリーンシート51aの表面に はビアホールは形成されず、配線パターン(図示せず) が形成される。そして、グリーンシート51a,51b を積み重ね、図3(b)に示す一点鎖線部で切断し、切 断された各ブロック53を焼成して、図3(c)に示す 電子部品50が製造される。このとき外部電極が基板よ り底面側に突出するには、焼成による導電ペーストの収 縮率がグリーンシートの収縮率より小さければよい。導 電ペーストの収縮率の制御は、例えば、導電ペーストに 用いる金属粒子の含有量を増減させたり、導電ペースト に添加剤を加えることにより行われる。また、別の方法 として、ビアホールに充填する導電ペーストの充填量の 調節、すなわち、ビアホールへ導電ペーストを印刷する 回数を調節して、ビアホール内の導電ペーストの充填密 度を変化させ、焼成による導電ペーストの収縮の度合を 調節することもできる。

【0017】このように形成された電子部品を、プリン ト基板上に実装した際の、撓み強度の上昇を実験により 確認した。実験方法は、10cm平方のプリント基板中 央部に、側面に8ヶ所外部電極を有する8×5×2mm の電子部品をはんだ付けにより搭載し、プリント基板の 中央部裏側から圧力を加えてプリント基板を撓ませる。 そして、はんだ付け部が破損したり、電子部品にクラッ クが生じるまでの、プリント基板が裏面から表面方向に 撓んだ長さを測定する。このとき、プリント基板を撓ま せた長さが大きい程、電子部品に加わるプリント基板の 撓みによる応力も大きくなり、はんだ付け部が破損した り、電子部品にクラックが生じるまでにプリント基板を 撓ませた長さは、電子部品に加えられた応力と対応す る。このため、プリント基板の撓んだ長さが大きくなる ほど、電子部品の撓み強度が大きいことを表す。実験の 結果を表1に示す。また、参考に、外部電極が基板の底 面側に突出している長さを併記し、従来の電子部品の撓 み強度についての実験結果も記した。

[0018]

【表1】

試料No.	突出する長さ	プリント基板を撓ま
	(µ m)	せた長さ (mm)
1	0	0.9
2	2 0	1. 8
3	5 0	2. 5
4	100	3. 0
5	300	3.5
6	500	4. 0

【0019】表1に示すように試料No.1の従来品の 撓み強度に比べて試料No.2からNo.6すべて撓み 強度が向上している。但し、突出する長さが500μm を超えると、導電ペーストとグリーンシートの焼成によ る収縮率が大きく異なるため、外部電極とセラミック基 板の境界面にクラックが生じやすくなり実用的ではな

【0020】このように、外部電極を基板の底面側で底面から突出させることにより、電子部品の撓み強度が向上し、突出する長さが大きくなるほど撓み強度も大きくなる。

【 0 0 2 1 】なお、本発明に係る電子部品は前記実施の 形態に限定するものでなく、電極に用いる金属は銅、銀 など用途に応じて種々変更できる。

[0022]

【発明の効果】以上のように、本発明による電子部品では、電子部品を実装するプリント基板の撓みによる応力の影響が、実装面である電子部品の底面側で、底面から突出した外部電極により緩衝され、電子部品の撓み強度が向上する。

【0023】また、底面に突出して形成された外部電極が、基板内部から伸びている場合、電極強度が向上し、その分外部電極の直径を細くすることができ、電極が基板底面に占める面積が小さくなり、よって、外部電極の数を増加させることができる。

【0024】さらに、基板と外部電極の収縮率の差を利用して外部電極を突出させる場合、外部電極の突出する部分を別工程で成形する手間が省ける。

【図面の簡単な説明】

【図1】本発明の一つの実施形態に係る電子部品の構造を示す、(a)は斜視図であり、(b)はA-A線断面図である。

【図2】本発明の他の実施形態に係る電子部品の構造を示す(a)は斜視図であり、(b)はB-B線断面図である

【図3】本発明の電子部品の製造方法を示す説明図である。

【図4】従来の電子部品の一つの例の構造を示す、

(a)は斜視図であり、(b)はC-C線断面図である。

【図5】従来の電子部品の他の例の構造を示す、(a) は斜視図であり、(b)はD-D線断面図である。

【符号の説明】 1、2、50 電子部品

11、21基板12、22外部電極

[31]

(32)

(31)

(32)

(32)

(32)

(42)

(52)

(6)

(72)

(73)

(74)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)

(75)


(75)

(75)


(75)

(75)

(



【図5】



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10-261874

(43) Date of publication of application: 29.09.1998

(51) Int. C1. H05K 3/46


(21) Application number: 09-065775 (71) Applicant: MURATA MFG CO LTD

(22) Date of filing : 19.03.1997 (72) Inventor : SAKAI NORIO

KATO ISAO

ISENOBOU KAZUHIRO

(54) MULTILAYER PRINTED CIRCUIT BOARD



(57) Abstract:

PROBLEM TO BE SOLVED: To provide a multilayer printed circuit board which can be improved in flexural strength.

SOLUTION: A multilayer printed circuit board 10 is constituted of a substrate 11 which is formed by laminating a plurality of ceramic dielectric sheets 11a-11d upon another, outer electrodes 12 which are formed so that the electrodes 12 may be protruded to the backside of the substrate 11, mounting electrodes 13 which are formed on the backside of the substrate 11 and respectively connected to the outer electrodes 12, and a circuit pattern 14 formed on the surface of the substrate 11. The conductor patterns 15 on the dielectric sheets 11a-11d are connected to each other through via hole electrodes 16. The outer electrodes 12 are formed by extending the via hole electrodes 16 which are formed in the lowest dielectric sheet 11a toward the backside of the substrate 11 from the inside of the substrate 11 and protruding the electrodes 16 to the

backside of the substrate 11. In addition, electronic parts 17 are connected to the circuit pattern 14 formed on the surface of the substrate 11 by soldering.

LEGAL STATUS

[Date of request for examination] Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-261874

(43)公開日 平成10年(1998) 9月29日

(51) Int.Cl.⁶ H 0 5 K 3/46 識別記号

FΙ

H 0 5 K 3/46

Z

Ν

審査請求 未請求 請求項の数2 OL (全 5 頁)


(21)出願番号	特願平9-65775	(71)出顧人	000006231	
			株式会社村田製作所	
(22)出願日	平成9年(1997)3月19日		京都府長岡京市天神二丁目26番10号	
		(72)発明者	酒井 範夫	
			京都府長岡京市天神二丁目26番10号	株式
			会社村田製作所内	
		(72)発明者	加藤功	
			京都府長岡京市天神二丁目26番10号	株式
			会社村田製作所内	
		(72)発明者	伊勢坊 和弘	
			京都府長岡京市天神二丁目26番10号	株式
			会社村田製作所内	
			27 127 4 224 277 1	

(54) 【発明の名称】 多層回路基板

(57)【要約】

【課題】 たわみ強度を向上させることができる多層回 路基板を提供する。

【解決手段】 多層回路基板10は、セラミックからなる複数の誘電体シート(11a~11d)を積層して形成される基板11と、基板11の裏面に突出するように形成される外部電極12と、基板11の裏面に形成され、外部電極12に接続される実装電極13と、基板11の表面に形成される回路パターン14とから構成される。そして、各誘電体シート11a~11d上の導体パターン15は、ビアホール電極16でそれぞれ接続される。この際、最下層の誘電体シート11aに形成されるビアホール電極16が、基板11の内部から裏面に向かって延び、基板11の裏面に突出することにより外部電極12が形成される。また、基板11の表面に形成される回路パターン14には、電子部品17がはんだ付けにより接続される。



【特許請求の範囲】

【請求項1】 複数の誘電体シートを積層してなる基板と、該基板の内部から裏面に向かって延び、該基板の裏面で前記基板から突出して形成される外部電極と、前記基板の裏面に形成されるとともに、前記外部電極に接続される実装電極とからなることを特徴とする多層回路基板

【請求項2】 前記基板が、少なくとも突出した前記外 部電極を取り囲む箇所に凸部を備え、該凸部の少なくと も天面に前記実装電極を設けることを特徴とする請求項 1に記載の多層回路基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、多層回路基板に関 し、特に電子・通信機器に用いられる多層回路基板に関 する。

[0002]

【従来の技術】図3に、従来の多層回路基板の断面図を示す。多層回路基板50は、セラミックからなる複数の誘電体シート(51a~51d)を積層して形成される基板51を備える。そして、その基板51の表面に回路パターン52を形成し、その回路パターン52に電子部品53をはんだ付け接続している。また、各誘電体シート51a~51d上の導体パターン54は、ビアホール電極55で接続している。さらに、基板51の裏面に引き出されたビアホール電極55と接続される。そして、多層回路基板50の実装電極56を、プリント基板57上のランド58に、はんだ59を用いて固定することにより、多層回路基板50がプリント基板57に実装される。

[0003]

【発明が解決しようとする課題】ところが、上記の従来の多層回路基板の場合には、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面とプリント基板は接しているため、プリント基板にたわみが生じると、たわみによる応力が多層回路基板に直接伝わり、多層回路基板にクラック等が生じるという問題があった。

【0004】また、多層回路基板を実装するプリント基板に、実装電極をはんだ付けして固定する際に、はんだ層の厚みを十分に稼げないため、多層回路基板を実装するプリント基板のたわみによる応力をはんだ層に吸収させることができず、多層回路基板のたわみ強度を向上させることができないという問題もあった。

【0005】本発明は、このような問題点を解決するためになされたものであり、たわみ強度を向上させることができる多層回路基板を提供することを目的とする。

[0006]

【課題を解決するための手段】上述する問題点を解決するため本発明の多層回路基板は、複数の誘電体シートを 積層してなる基板と、該基板の内部から裏面に向かって 延び、該基板の裏面で前記基板から突出して形成される 外部電極と、該外部電極に接続されるとともに、前記基 板の裏面に形成される実装電極とからなることを特徴と する。

【0007】また、前記基板が、少なくとも突出した前記外部電極を取り囲む箇所に凸部を備え、該凸部の少なくとも天面に前記実装電極を設けることを特徴とする。 【0008】本発明の多層回路基板によれば、外部電極が基板の裏面において基板から突出しているため、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面とプリント基板との間に空間が生ずる。

[0009]

【発明の実施の形態】以下、図面を参照して本発明の実施例を説明する。図1に、本発明の多層回路基板の第1の実施例の断面図を示す。多層回路基板10は、セラミックからなる複数の誘電体シート(11a~11d)を積層して形成される基板11と、基板11の裏面に突出するように形成される外部電極12と、基板11の裏面に形成され、外部電極12に接続される実装電極13と、基板11の表面に形成される回路パターン14とから構成される。

【0010】この際、各誘電体シート11a~11d上の導体パターン15は、ビアホール電極16でそれぞれ接続される。この際、最下層の誘電体シート11aに形成されるビアホール電極16が、基板11の内部から裏面に向かって延び、基板11の裏面に突出することにより、ビアホール電極16に連続して外部電極12が形成される。

【0011】また、基板110表面に形成される回路パターン14には、電子部品17がはんだ付けにより接続される。

【0012】そして、以上のような構成の多層回路基板 10の実装電極13を、プリント基板1上のランド2 に、はんだ3を用いて固定することにより、多層回路基 板10がプリント基板1に実装される。

【0013】次に、多層回路基板10の製造方法について説明する。まず、セラミックからなる複数のマザー誘電体シートを用意する。次いで、パンチング加工によりビアホールを、導体ペーストのスクリーン印刷により導体パターン15を形成する。なお、導体パターン15の導体ペーストを印刷する際、ビアホール内に導体ペーストが充填されることによりビアホール電極16が形成され、各マザー誘電体シート上の導体パターン15がそのビアホール電極16により接続されることとなる。

【0014】次いで、それらの複数のマザー誘電体シートを積層、圧着した後、焼成する。この際、マザー誘電体シートとビアホール電極16の焼成収縮率の違い、すなわちビアホール電極16の焼成収縮率をマザー誘電体シートの焼成収縮率よりも小さくすることにより、ビアホール電極16が、基板11の裏面に突出し、外部電極

12を形成する。次いで、外部電極12に接続される実装電極13となる導体ペースト、及び表面に回路パターン14となる導体ペーストをスクリーン印刷し、焼き付けした後、各ブロックに切断することにより多層回路基板10が完成する。

【0015】なお、導体パターン15及びビアホール電極16となる導体ペーストは、Cu、Ag、Ag/Pd、Pd、Pt、Ni、Auに代表される70~90%の電極材料と、10~30%のワニス(樹脂と溶剤の混合物)とで構成される。特に、マザー誘電体シートとビアホール電極16との焼成収縮率に差を出すためには、電極材料の割合を80%以上にするとよい。

【0016】このようにして製造された多層回路基板10をプリント基板上に実装した際の、たわみ強度の上昇を実験により確認した。実験方法は、10cm平方のプリント基板中央部に、裏面の8ヶ所に外部電極12及び実装電極13を備える8×5×2mmの多層回路基板10をはんだ付けにより実装し、プリント基板の中央部裏面から圧力を加えてプリント基板をたわませるものである。

【0017】そして、はんだ付け部が破損したり、多層回路基板10にクラックが生じるまでの、プリント基板が裏面から表面方向にたわんだ長さを測定する。この際、プリント基板をたわませた長さが大きいほど、多層回路基板10に加わるプリント基板のたわみによる応力も大きくなり、プリント基板をたわませた長さは、多層回路基板10に加えられた応力と対応する。このため、プリント基板がたわんだ長さが大きくなるほど、多層回路基板10のたわみ強度が大きいことを表す。

【0018】 【表1】

試料 No.	突出量 (μm)	プリント基板を撓ま せた長さ (mm)
1	2 0	1.8
2	5 0	2.5
3	100	3.0
4	300	3.5
5	500	4, 0
6	0	0.9

【0019】表1から、試料No.6の従来品のたわみ強度に比べて、試料No.1~試料No.5の本実施例のすべてでたわみ強度が向上していることがわかる。ただし、外部電極12の突出量が500μmを超えると、ビアホール電極14を形成する導体ペーストとマザー誘電体シートとの焼成収縮率が大きく異なるため、基板11とビアホール電極14との境界面にクラックが生じやすくなり実用的ではない。したがって、外部電極12の基板11からの突出量としては、20~500μmが適切である。

【0020】上述した第1の実施例の多層回路基板によれば、外部電極を基板の裏面から突出させているため、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面とプリント基板との間に空間が生じ、その結果、多層回路基板を実装するプリント基板のたわみによる応力が、直接多層回路基板に伝わらず、その応力を突出した外部電極で緩衝することができる。したがって、多層回路基板のたわみ強度を向上させることができる。特に、外部電極の突出量が大きくなればなるほどたわみ強度も大きくなる。

【0021】また、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面から突出した外部電極のまわりに、はんだが回り込むため、はんだ層を従来よりも厚くすることができる。したがって、多層回路基板を実装するプリント基板のたわみによる応力がはんだ層にも吸収されるため、多層回路基板のたわみ強度をより一層向上させることができる。

【0022】さらに、裏面から突出している外部電極に 接続する実装電極を設けているため、はんだ付け面積が 大きくなり、はんだ強度を向上させることができる。

【0023】図2に、本発明の多層回路基板の第2の実施例の断面図を示す。多層回路基板20は、セラミックからなる複数の誘電体シート(21a~21d)を積層して形成される基板21と、基板21の裏面に突出するように形成される外部電極22と、基板21の裏面に形成され、外部電極22に接続される実装電極23と、基板21の表面に形成される回路パターン24とから構成される。

【0024】この際、各誘電体シート21a~21d上の導体パターン25は、ビアホール電極26でそれぞれ接続される。この際、最下層の誘電体シート21aに形成されるビアホール電極26が、基板21の内部から裏面に向かって延び、基板21の裏面に突出することにより外部電極22が形成される。

【0025】また、その外部電極22を取り囲む箇所に、基板21が凸部27を備え、その凸部27の天面28に外部電極22に接続される実装電極23が形成される。さらに、基板21の表面に形成される回路パターン24には、電子部品29がはんだ付けにより接続される

【0026】そして、以上のような構成の多層回路基板20の実装電極23を、プリント基板1上のランド2に、はんだ3を用いて固定することにより、多層回路基板10がプリント基板1に実装される。

【0027】次に、多層回路基板20の製造方法について説明する。まず、セラミックからなる複数のマザー誘電体シートを用意する。次いで、パンチング加工によりビアホール及び導体ペーストのスクリーン印刷により導体パターン25を形成する。なお、導体パターン25の導体ペーストを印刷する際、このビアホール内に導体ペ

ーストが充填されることによりビアホール電極26が形成され、各マザー誘電体シート上の導体パターン25がそのビアホール電極26により接続されることとなる。

【0028】次いで、それらの複数のマザー誘電体シートを積層してマザー基板を形成し、そのマザー基板を凹部を有する下型の上にセットする。次いで、100℃程度に加熱してマザー基板を柔らかくした状態で上から加圧し、マザー基板の一部を下型の凹部内に押し出し、凸部27を絞り成形した後、マザー基板を焼成する。

【0029】この際、マザー誘電体シートとビアホール電極26の焼成収縮率の違い、すなわちビアホール電極26の焼成収縮率をマザー誘電体シートの焼成収縮率よりも小さくすることにより、ビアホール電極26が、基板21の凸部27の天面28に突出し、外部電極22を形成する。なお、凸部27は、この外部電極22が存在する箇所に設けられる。

【0030】次いで、凸部27の天面28に外部電極22と接続される実装電極23となる導体ペースト、及び表面に回路パターン24となる導体ペーストをスクリーン印刷し、焼き付けした後、各ブロックに切断することにより、裏面に凸部27を備え、その凸部27の天面28に実装電極23を備える多層回路基板20が完成する。

【0031】上述の第2の実施例の多層回路基板によれば、基板が、少なくとも裏面から突出している外部電極を取り囲む箇所に凸部を備えているため、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面とプリント基板との間にさらに広い空間が生じ、その結果、多層回路基板のたわみ強度をさらに向上させることができる。

【0032】また、実装電極を凸部の天面のみに設ける場合には、平らな天面のみにスクリーン印刷を施すため、精度良く実装電極を形成することができる。

【0033】なお、上述の第1及び第2の実施例の多層 回路基板においては、基板の裏面に突出している外部電 極が、最下層の誘電体層に設けられたビアホール電極で 形成される場合について説明したが、複数の誘電体層を 貫いているビアホール電極で形成されていてもよい。

【0034】また、実装電極が、マザー基板が焼成された後に、スクリーン印刷等で形成される場合について説明したが、実装電極を形成した後、マザー基板及び実装電極を一体焼成してもよい。

【0035】さらに、第2の実施例の多層回路基板においては、基板に設ける凸部が、外部電極を取り囲む箇所にのみに形成される場合について説明したが、基板の外部電極が形成されていない箇所に形成されていてもよい。この場合には、プリント基板に固定する箇所が増え

るため、多層回路基板とプリント基板との間の固定強度が向上する。

【0036】また、実装電極が、凸部の天面のみに設けられる場合について説明したが、実装電極は、裏面から突出している外部電極に接続されていればよく、凸部の側面、あるいはそれらを介して基板の裏面まで形成されていてもよい。この場合には、はんだ付け面積がさらに大きくなり、はんだ強度をさらに向上させることができる。

[0037]

【発明の効果】請求項1の多層回路基板によれば、外部電極を基板の底面から突出させているため、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面とプリント基板との間に空間が生じ、その結果、多層回路基板を実装するプリント基板のたわみによる応力が、直接多層回路基板に伝わらず、その応力を突出した外部電極で緩衝することができる。したがって、多層回路基板のたわみ強度を向上させることができる。特に、突出量が大きくなればなるほどたわみ強度も大きくなる。

【0038】また、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面から突出した外部電極のまわりに、はんだが回り込むため、はんだ層を従来よりも厚くすることができる。したがって、多層回路基板を実装するプリント基板のたわみによる応力がはんだ層にも吸収されるため、多層回路基板のたわみ強度をより向上させることができる。

【0039】さらに、裏面から突出している外部電極に 接続する実装電極を設けているため、はんだ付け面積が 大きくなり、はんだ強度を向上させることができる。

【0040】請求項2の多層回路基板によれば、基板が、少なくとも裏面から突出している外部電極を取り囲む箇所に凸部を備えているため、多層回路基板をプリント基板に実装する際に、多層回路基板の裏面とプリント基板との間にさらに広い空間が生じ、その結果、多層回路基板のたわみ強度をさらに向上させることができる。

【図面の簡単な説明】

【図1】本発明の多層回路基板に係る第1の実施例の断面図である。


【図2】本発明の多層回路基板に係る第2の実施例の断面図である。

【図3】従来の多層回路基板を示す断面図である。 【然早の説明】


【符号の説明】

- 10、20 多層回路基板
- 11 基板
- 12 外部電極
- 13 実装電極
- 27 凸部

【図1】



【図2】



【図3】

